BF2^＋注入硅栅PMOSFETγ辐照效应

本文系统地研究了ＢＦ２＾＋注入硅栅ＰＭＯＳＦＥＴ阈值电压漂移与γ辐照总剂量之间的关系，深入地探讨了ＢＦ２＾＋注入抗γ辐照加固的机理。结果表明，ＢＦ２＾＋注入是一种抗γ辐照加固的新方法。

BF_2^+注入多晶硅栅的SIMS分析

文本采用SIMS技术,分析了BF_2^+注入多晶硅栅退火前后F原子在多晶硅和SiO_2中的迁移特性。结果表明,80keV,2×10^(15)和5×10^(15)cm^(-2) BF_2^+注入多晶硅栅经过900℃,30min退火后,部分F原子已扩散到SiO_a中。F在多晶硅和SiO_2中的迁移行为呈现不规则的特性,这归因于损伤缺陷和键缺陷对F原子的富集作用。

新型亚50纳米硅栅制作技术(英文)

提出并演示了一新型的低成本亚 5 0纳米多晶硅栅制作技术 .该技术的特点是它与光刻分辨率无关 ,即不需要高分辨率光刻技术 .纳米尺度的栅掩膜图案是由台阶侧壁图形的转移所形成 .实验结果表明 ,该技术制成的硅栅的栅长由形成侧壁图形的薄膜之厚度所决定 ,大致为该厚度的 75 %— 85 % .SEM照片显示硅栅的剖面为倒梯形结构 .与其它结构 (如矩形或正梯形 )相比 ,该结构有利于减少栅电阻 .

硅栅CMOS集成电路测试图形的研究

本文介绍了用于硅栅CMOSIC园片级工艺诊断和可靠性监控的微电子测试图形。重点论述了(1)用于检测漏、源及多晶硅薄层电阻和因扩散及腐蚀引起的横向变化量的组合结构,(2)用于监测CMOSIC动态参数的结构设计及其对工艺的评价。

BF_2^+注入硅栅p沟MOS场效应晶体管辐射感生界面陷阱测量

利用亚阈测量技术对BF+2 注入硅栅PMOSFET辐射感生界面陷阱进行了测量。对BF+2 注入PMOSFET具有抑制辐射感生界面陷阱的机理进行了分析和讨论。

90nm技术节点硅栅的干法刻蚀工艺研究

进入90 nm工艺节点以后,在等离子体干法刻蚀工艺中出现了越来越多需要解决的技术性问题,带有图形的晶片(相对于白片而言)上的膜层结构设计和刻蚀工艺参数的优化技术变得越来越重要。重点以具有栅氧化层、多晶硅层、二氧化硅和氮氧化硅复合硬掩膜层的典型结构图形晶片为基础,开展应用于90 nm技术节点的多晶硅栅的刻蚀工艺的研发,深入分析了氯气、溴化氢和氧气等反应气体在工艺中的作用,优化了工艺参数,得到了满足90 nm技术节点工艺要求的刻蚀结果。

硅栅CMOS集成电路场区电离辐射性能研究

详细研究了硅栅ＣＭＯＳ集成电路场区电离辐射性能，分析了不同辐射偏置下，Ｎ沟场氧器件阈值电压漂移随辐射剂量的变化及场区边缘辐射寄生漏电对非封闭栅栅氧ＮＭＯＳ器件辐射性能的影响。结果表明：电离辐射引起的电路场氧隔离失效主要来自于电离辐射引起的场区边缘寄生漏电，提出了分析场区边缘寄生漏电对器件辐射性能影响的等效电路。

硅栅 MOS 结构 Poly-Si/SiO_2 界面研究

利用俄歇电子能谱（ＡＥＳ）、二次离子质谱（ＳＩＭＳ）等表面分析手段，对硅栅ＭＯＳ结构Ｐｏｌｙ－Ｓｉ／ＳｉＯ２界面进行分析，发现该界面不是突变的，存在着成份过渡区．根据多晶硅薄膜的成核理论，确定该过渡区形成的物理起源．利用Ｆｏｗｌｅｒ－Ｎｏｒｄｈｅｉｍ隧道发射和“幸运电子”模型。

硅栅CMOS电路版图设计规则检查全面性探讨

文章指出了电路版图设计规则检查中经常遗漏的项目，并给出了编写检查这些项目的语句及技巧。就如何编写一个好的设计规则检查指令文件提出了建议。

双端口2.5μm硅栅CMOS静态RAM(L68HC34)的工艺研究

介绍了双端口2．5μm硅栅CMOS静态RAM（L68HC34）的研制过程、工艺设计和工艺控制；分析了控制VT及降低R多的各种方法；并阐述了对发展IC的重要意义。

单层布线硅栅CMOS门阵列设计系统Galstar

本文介绍了开发完成并实用化的单层铝布线硅栅CMOS门阵列设计系统Galstar.并从应用的角度,介绍 galstar系统的特点.

选择性外延隔离P^+多晶硅栅PMOSFET

在离子注入埋层的硅片上,以SiO_2层为掩膜和隔离,生长了选择性外延(SEG)单晶硅层,并在此外延层上制作了P^+掺杂的多晶硅栅PMOSFET。浅源漏结的P^+多晶硅栅PMOSFET是使用一次离子注入同时完成栅与源漏的掺杂注入,并由低温退火与快速热退火完成杂质的再分布推进。测试结果表明PMOSFET的短沟道效应明显减小。

纵向对称双硅栅薄膜MOSFET的等电位近似模型

论述了纵向对称双硅栅薄膜 MOSFET的等电位近似模型的研究 ,通过对该器件建立泊松方程 ,并利用在阈值电压附近硅膜中的等电位近似 ,得到了这种对称双硅栅 MOSFET器件的电流模型 ,并在不同参数下对该模型进行了模拟 ,最终得到 Ids-Vg

N沟硅栅(6μm)E/D工艺探讨

本文以 LN6845(其面积较大,功能较复杂)为例,对 E/D 工艺中的若干问题,如:工艺路线、材料选取、参数规范、工艺环境、工艺条件控制以及成品率决定因素等有关方面均做了详细探讨与介绍,对器件性能的提高以及成品率的稳定也做了实际探讨与介绍,以使工艺条件逐步最佳化。

硅栅CMOS倒阱工艺研究

我们从八十年代中期研究的一种倒阱工艺,采用高能注阱,使杂质峰位于阱内,形成载流子减速场,有利于克服常规工艺的自锁效应。阱深可由6～7μm降为2μm左右,能克服常规工艺的许多局限性,工艺简单,省掉高温推阱工艺,有利于大圆片低温工艺实现。

硅栅CMOS IC抗电离辐照加固工艺研究

本文报道了硅栅CMOS IC抗电离辐照加固工艺,尤其对γ电离辐照最敏感的栅氧化工艺作了详细的研究。在大量实验的基础上确定了优化的850℃下氢氧合成氧化工艺,并对栅氧化后的工艺步骤进行了优化设计。对场区的加固技术也进行了研究。采用该工艺制造的CMOS LC4007电路的抗γ电离辐照能力达2×10^(6rad)(si)。

1微米硅栅CMOSASIC制造中RIE的应用

本文主要介绍１ｕｍ双阱双层金属布线硅栅ＣＭＯＳ专用集成电路制造中采用先进的反应离子刻蚀技术，对多种材料如ＬＰＣＶＤ、Ｓｉ３Ｎ４、ＰＥＣＶＥＳｉ３Ｎ４、热ＳｉＯ２、ＰＥＶＥＤＳｉＯ２、ＰＳＧ、ＢＰＳＧ、多晶硅和Ａｌ－Ｓｉ（１．０％）－Ｃｕ（０．５％）合金等进行高选择比的，各向异性刻蚀的工艺条件及其结果。获得上述各种材料刻蚀后临界尺寸（ＣＤ）总损失＜０．０８ｕｍ的优良结果。

一种用于C－V测度的硅栅电容制作方法

采用掺磷多昌硅作电极材料与场注入隔离技术相结合的硅栅电容制作方法，克服了用AL做电有材料的C－V测试结构在实践中的不足，目前已在CMOS工艺中得到应用。