垂直双扩散金属-氧化物半导体场效应晶体管电学法热阻测试中测试电流的研究

本文针对垂直双扩散金属-氧化物半导体场效应晶体管器件电学法热阻测试的关键参数——测试电流的影响因素进行研究,测试电流选择恰当与否是热阻测试的先决条件。通过理论分析和三款典型垂直双扩散金属-氧化物半导体场效应晶体管器件的试验验证,得出一种通过测试电流自升温、测试延迟时间及校温曲线这3个方面有效确定垂直双扩散金属-氧化物半导体场效应晶体管器件电学法热阻测试时测试电流的方法。

大功率射频Si-VDMOS功率晶体管研制

介绍了大功率射频硅-垂直双扩散金属氧化物场效应晶体管(Si-VDMOS)的研制结果,采用栅分离降低反馈电容技术、多子胞降低源极电感技术等,从芯片原理着手,比较分析两种芯片结构设计对反馈电容的影响,以及两种布局引线对源极电感的影响,并研制出了百瓦级以上大功率射频Si-VDMOS功率晶体管系列产品。产品主要性能如下:在工作电压28 V及连续波下,采用8胞合成时,225 MHz输出功率达200 W以上,500 MHz输出功率达150 W以上;进一步增加子胞数量,采用12胞合成时,225 MHz输出功率达300 W以上,同时具备良好的增益及效率特性,与国外大功率射频Si-VDMOS功率晶体管的产品参数相比,达到了同类产品水平。

530～650MHz 20W CW Si-VDMOS场效应晶体管

报道了530-650 MHz 20W连续波Si-VDMOS场效应晶体管的研制结果。该器件采用polySi／WN／Au的多层复合栅技术降低栅串联电阻，采用栅下场氧化垫高技术降低反馈电容，采用穿通型硅外延材料优化导通电阻提高器件工作效率，全离子注入自对准工艺等技术，在上述频带内，连续波，28V工作电压下，静态电流50mA，该器件输出功率达20w，效率达49％，增益大于7．5dB。

一种PDP扫描驱动芯片的HV-PMOS的研究和实现

对一种适用于106.68cm PDP扫描驱动IC的HV-PMOS器件进行了分析研究。通过使用TCAD软件对HV-PMOS进行了综合仿真,得到了器件性能最优时的结构参数及工艺参数。HV-PMOS器件及整体扫描驱动IC在杭州士兰集成电路公司完成流片。PCM(Process control module)片上的HV-PMOS击穿电压达到了185V,阈值为6.5V。整体扫描驱动芯片的击穿电压达到了180V,满足了设计要求。

S波段200 W硅LDMOS功率管研制

研制了具有高频高增益特性的硅LDMOS芯片,采用0.35μm精细栅实现高频率性能,CoSi2/PolySi栅工艺技术降低电阻,Ti/W金属场板优化漂移区电场分布降低反馈电容,并采用等平面工艺技术提高芯片一致性。采取参数仿真优化内匹配设计,并通过多个LDMOS芯片合成实现大功率输出。最终实现的S波段大功率硅LDMOS器件性能为:在32 V工作电压,3.1~3.5 GHz频带内,300μs脉宽,15%占空比的工作条件下,输出功率大于200 W,增益大于9 dB,效率大于42%。

1.2~1.4GHz 600W硅LDMOS微波功率晶体管研制

针对雷达、通信、遥控遥测等领域对LDMOS大功率器件的迫切需求,基于南京电子器件研究所LDMOS技术平台,优化了版图布局、芯片结构,开发了50VL波段600 W硅LDMOS。该器件耐压大于115V,在50V工作电压、1.2~1.4GHz工作频率、300μs脉宽,10%占空比及15 W输入功率的工作条件下,输出功率大于630 W,增益大于16.3dB,漏极效率大于53.1%。所研制的芯片已进入相关工程应用。

2000W硅LDMOS微波脉冲大功率晶体管

针对雷达、等离子体射频源、广播通信等领域对LDMOS大功率器件的迫切需求,通过热仿真优化了芯片版图布局,通过芯片级Load-pull仿真优化了芯片结构,成功开发了50V千瓦级硅LDMOS功率管。该器件耐压大于140V,在50V工作电压、230MHz工作频率、100μs脉宽、20%占空比、18W输入功率的测试条件下,输出功率大于2 000 W,增益大于20.4dB,漏极效率大于66.2%,抗失配通过10∶1。

宽温区高温体硅CMOS倒相器的优化设计

在对体硅 CMOS倒相器直流特性、瞬态特性的高温模型和高温特性深入研究的基础上 ,提出了高温体硅 CMOS倒相器结构参数设计的考虑 ,给出了宽温区 (2 7～ 2 5 0℃ )体硅 CMOS倒相器优化设计的结果。模拟验证表明 ,所设计的体硅 CMOS倒相器在宽温区能满足下列电学参数设计指标 :输出高电平 Vo H>4 .95 V,输出低电平 Vo L<0 .0 5 V,转换电平 V*i (2 7℃ ) =2 .5 V,V*i(2 5 0℃ ) =2 .4 V,上升时间 tr(2 7℃ ) <110 ns,tr(2 5 0℃ ) <180 ns,下降时间 tf(2 7℃ ) <110 ns,tf(2 5 0℃ ) <16 0 ns。

GGNMOS叉指宽度与金属布线对ESD防护性能的影响

栅接地NMOS(GGNMOS)器件具有与CMOS工艺兼容的制造优势,广泛用于静电放电(ESD)保护。鉴于目前GGNMOS的叉指宽度、叉指数及金属布线方式等外部因素对ESD鲁棒性的影响研究较少,设计了不同的实验对此开展对比分析。首先,基于0.5μm Bipolar-CMOS-DMOS(BCD)工艺设计并制备了一系列GGNMOS待测器件;其次,通过传输线脉冲测试,分析了叉指宽度与叉指数对GGNMOS器件ESD失效电流(It2)的影响,结果表明,在固定总宽度下适当减小叉指宽度有利于提高It2;最后,比较了平行式与交错式两种金属布线方案对It2的影响,结果表明,平行式金属布线下GGNMOS器件的ESD鲁棒性更好。

阶梯氧化层新型折叠硅横向双扩散功率器件

为了设计功率集成电路所需的低功耗横向功率器件,提出了一种具有阶梯氧化层折叠硅横向双扩散金属-氧化物-半导体(step oxide folding LDMOS,SOFLDMOS)新结构.这种结构将阶梯氧化层覆盖在具有周期分布的折叠硅表面,利用阶梯氧化层的电场调制效应,通过在表面电场分布中引入新的电场峰而使表面电场分布均匀,提高了器件的耐压范围,解决了文献提出的折叠积累型横向双扩散金属-氧化物-半导体器件击穿电压受限的问题.通过三维仿真软件ISE分析获得,SOFLDMOS结构打破了硅的极限关系,充分利用了电场调制效应、多数载流子积累和硅表面导电区倍增效应,漏极饱和电流比一般LDMOS提高3.4倍左右,可以在62 V左右的反向击穿电压条件下,获得0.74 mΩ·cm^2超低的比导通电阻,远低于传统LDMOS相同击穿电压下2.0 mΩ·cm^2比导通电阻,为实现低压功率集成电路对低功耗横向功率器件的要求提供了一种可选的方案.

极端低温下硅基器件和电路特性研究进展

讨论了在极端低温下,硅基半导体在器件级和电路级特性的研究进展。在器件级,分析了极端低温下体硅器件和SOI器件常规电学特性的异常变化,讨论了一些只在极端低温下出现的特殊效应,如载流子冻结效应,阐述了极端低温下提取器件参数的方法。在电路级,分析了极端低温下反相器、CMOS运算放大器和DRAM的性能相对于常温下的变化,对比了极端低温下不同结构的电路在性能和稳定性方面的差异。最后,介绍了国内外相关研究领域的现状,并提出了未来极端低温微电子技术的发展方向。

总剂量辐射对硅双极和MOS器件性能的影响

对比研究了总剂量辐射对硅微波功率双极器件、LDMOS器件、VDMOS器件以及常规功率VDMOS和抗辐射加固功率VDMOS器件电性能的影响,并分析了辐射后器件性能变化的原因,为抗辐射加固方法的改进和优化提供了基础。

千瓦级硅LDMOS微波功率晶体管关键技术研究

针对雷达、通信、遥控遥测等领域对硅横向扩散金属氧化物半导体(LDMOS)微波大功率管的迫切需求,开展了硅LDMOS微波功率晶体管的亚微米精细栅制作、低阻低应力钴硅合金、大尺寸芯片烧结及金属陶瓷全密封管壳平整度控制等关键技术研究,并取得了突破,研制出2 000 W硅LDMOS微波功率晶体管,漏源击穿耐压大于140 V,结到管壳热阻0.19℃/W。在50 V工作电压、230 MHz工作频率、脉宽为100μs、占空比为20%、输入功率为6 W的测试条件下,实现输出功率达到1 330 W,增益23.5 dB,漏极效率74.4%,电压驻波比10∶1。该晶体管已实现工程应用。

锗硅BiCMOS中的低成本、高性能PNP器件设计与制备

设计了一种新颖的伪垂直结构PNP晶体管。在锗硅BiCMOS工艺基础上,仅增加基区和集电区两道离子注入,以低成本工艺实现了优良的性能。晶体管电流增益在30以上,击穿电压大于7V,特征频率10GHz,满足高速电路设计的要求。

沟槽栅功率器件栅氧化膜特性的工艺研究

本文分析了沟槽栅功率器件中对栅氧化膜特性造成影响的主要工艺因素,报告了一种获得高性能栅氧特性的方法,并且对栅氧化膜特性改善的机理进行了研究。对于厚度55nm的沟槽栅氧化膜,其正向偏置和反向偏置下的击穿电压都高于30伏特。

SiGe沟道pMOSFET阈值电压模型

通过求解泊松方程,综合考虑短沟道效应和漏致势垒降低效应,建立了小尺寸S iG e沟道pM O SFET阈值电压模型,模拟结果和实验数据吻合良好。模拟分析表明,当S iG e沟道长度小于200 nm时,阈值电压受沟道长度、G e组份、衬底掺杂浓度、盖帽层厚度、栅氧化层厚度的影响较大。而对于500 nm以上的沟道长度,可忽略短沟道效应和漏致势垒降低效应对阈值电压的影响。

栅长对SOI NMOS器件ESD特性的影响

采用TLP测试的方式,研究了不同栅长对栅接地SOI NMOS器件ESD(Electrostatic discharge,静电放电)特性的影响,结果发现栅长越大,维持电压VH越大,ESD二次击穿电流It2越大;其原因可能与薄硅层中的热分布有关。

应变SiGe沟道PMOSFET亚阈值特性模拟

通过简化的模型,对应变SiGe沟道PMOSFET及SiPMOSFET的亚阈值特性作出了简单的理论分析,然后用二维模拟器Medici进行了模拟和对比;研究了截止电流和亚阈值斜率随SiGePMOSFET垂直结构参数的变化关系。模拟结果同理论分析符合一致,表明应变SiGe沟道PMOSFET的亚阈值特性比SiPMOSFET更差,并且对垂直结构参数敏感,在器件设计时值得关注。

基于全集成自提取结终端隔离BCD新工艺的场致发光高压驱动芯片

本文提出可集成自提取结终端的0135Lm 150V-BCD(双极-互补金属氧化物半导体-双重扩散金属氧化物半导体)全套新型高压工艺.利用此工艺研制出100V场致发光用高低侧驱动芯片,并提出了基于双极器件BC(双极集电极)结短路自提取结终端新工艺与新结构,既可满足场致发光高压驱动芯片应用,又能取代传统采用氧化扩散工艺的P-ISO(P型隔离结构)传统隔离结构,显著简化了工艺和提高了芯片的高集成度,确保片内集成的低电阻率VDNMOS/LDPMOS(N型垂直双扩散金属氧化物半导体场效应晶体管/P型横向扩散金属氧化物半导体场效应晶体管)高压驱动模块与低压逻辑控制模块在100V高压脉冲交替工作状况下无负电位、EMMI(微光显微镜)等寄生现象出现.

基于单稳态电路的PFM控制器设计

在分析脉冲频率调制(PFM)对开关电源轻负载效率提升的基础上,设计了一款新颖的PFM升压DC-DC转换器控制芯片,内部采用独特的低压偏置产生电路和单稳态电路,结构简单(仅有21个双极型晶体管——BJT(bipolar junction transistor),它与外接高性能元件配合构成驱动LED(lightemitting diode)的高效升压电路.HSPICE仿真结果表明:在BCD-0.6μm-30 V工艺下,最低工作电压只需0.9 V,效率高达94%以上,达到了设计预期的结果,具有很好的应用前景.