纳米结构的硅绝缘材料(SOI)波导

介绍在纳米(亚微米)量级上的硅波导,包括其结构,性质,和与普通石英光纤相比的优点。再介绍在硅波导内的非线性光学过程(拉曼效应,四波混频,波长转换效应等),以及这些效应所带来的在光器件和技术上的进步。最后总结nm量级上的硅波导的研究现状以及发展潜力。

1KV硅烷交联聚乙烯电力电缆绝缘材料的研制

硅烷交联聚乙烯具有卓越的绝缘、机械、耐磨等性能 ,是优良的电力电缆绝缘材料 ,本文介绍了交联聚乙烯的反应机理 ,二步法交联的生产技术和各项性能的测试结果。

基于SOI晶圆材料的硅微压传感器

为解决硅微压传感器制作过程中存在的问题,以SOI晶圆材料为基础,使用有限元方法优化设计岛-膜型1kPa压力敏感结构,采用MEMS工艺完成传感器芯片制作,并对封装后的传感器进行了测试。测试结果表明,传感器输出灵敏度大于60 mV/kPa,非线性小于0.1%FS,精度小于0.5%FS,器件具有较好的性能指标。

SDB/SOI硅材料顶层硅膜均匀性控制研究

介绍了SDB/SOI(Silicon D irect Bonging/Silicon On Insulator)硅材料顶层硅膜均匀性的控制方法。顶层硅膜均匀性控制不好,会直接影响到IC或者其他元器件参数的一致性,造成器件成品率低,材料浪费大。因此,在制备SOI材料时,必须严格控制材料顶层硅厚度的均匀性和重复性。

优质绝缘材料—硅微晶玻璃

现代电子、无线电、电气技术迅速发展,工艺水平提高和应用范围扩大,急需优质高性能绝缘材料,而硅微晶玻璃绝缘材料可以满足上述需要,因为硅微晶玻璃具有高的介电特性,其中包括在高压和超高频区。它的许多性能超过电绝缘玻璃和陶瓷。它不但可以同时具有优良的电物理性质,机械性质,热稳定性和电真空性质。

多孔硅外延转移技术制备以氮化硅为绝缘埋层的SOI新结构

为减少自加热效应 ,利用多孔硅外延转移技术成功地制备出一种以氮化硅为埋层的 SOI新结构 .高分辨率透射电镜和扩展电阻测试结果表明得到的 SOI新结构具有很好的结构和电学性能 ,退火后的氮化硅埋层为非晶结构 .

绝缘硅成本不受材料限制薄膜SOI未来增长潜力巨大

根据市场调研机构Semico Research日前发布的报告，绝缘硅（SOI）的增长势头将不会受限于材料成本，这与通常的看法相反。随着半导体工艺技术向纳米阶段发展，绝缘硅的价格实际上可能比块状硅（bulk silicon）还低，使之成为具有成本效益和吸引力的解决方案。

绝缘硅成本不受材料限制 薄膜SOI未来增长潜力巨大

根据市场调研机构Semico Research日前发布的报告，绝缘硅（SOI）的增长势头将不会受限于材料成本，这与通常的看法相反。随着半导体工艺技术向纳米阶段发展，绝缘硅的价格实际上可能比块状硅（bulk silicon）还低，使之成为一个具有成本效益和吸引力的解决方案。

利用硅离子注入提高SOI材料的抗辐射性能

研究采用硅离子注入及高温退火的方法对SOI材料进行抗辐射加固．通过对比发现，制作在加固SOI衬底上的NMOS器件和CMOS反相器在总剂量辐射下性能恶化程度大大降低。陷阱电荷和界面电荷的分析解释了加固机理。结合实验结果和理论分析，证明硅离子注入能有效地加固SOI材料的抗辐射性能．

SOI高压LDMOS器件氧化层抗总电离剂量辐射效应研究

绝缘体上硅(SOI)高压横向扩散金属氧化物半导体(LDMOS)器件是高压集成电路的核心器件,对其进行了总电离剂量(TID)辐射效应研究。利用仿真软件研究了器件栅氧化层、场氧化层和埋氧化层辐射陷阱电荷对电场和载流子分布的调制作用,栅氧化层辐射陷阱电荷主要作用于器件沟道区,而场氧化层和埋氧化层辐射陷阱电荷则主要作用于器件漂移区;辐射陷阱电荷在器件内部感生出的镜像电荷改变了器件原有的电场和载流子分布,从而导致器件阈值电压、击穿电压和导通电阻等参数的退化。对80 V SOI高压LDMOS器件进行了总电离剂量辐射实验,结果表明在ON态和OFF态下随着辐射剂量的增加器件性能逐步衰退,当累积辐射剂量为200 krad(Si)时,器件的击穿电压大于80 V,阈值电压漂移为0.3 V,器件抗总电离剂量辐射能力大于200 krad(Si)。

100 V SOI厚栅氧LDMOS器件设计与优化

基于高压模拟开关需求,对100 V绝缘体上硅(SOI)厚栅氧横向扩散金属氧化物半导体(LDMOS)器件开展研究。利用仿真软件,研究了该LDMOS器件的结构参数,包括漂移区长度、漂移区掺杂剂量、多晶硅栅场板长度对LDMOS器件击穿电压的影响。采用沟道离子补偿注入的方法,通过控制沟道区调整沟道区硼离子注入剂量,调节器件的阈值电压,同时通过优化N阱区(N-well)注入窗口长度改善器件的饱和电流。

硅基光电子学中的SOI材料

SOI材料是近年来应用于硅基光电子学中的一种重要的光波导材料。本文首先简要介绍了常见的SOI材料的制备方法,包括注氧隔离(SIMOX-SOI)、硅键合背面腐蚀(BE-SOI)和注氢智能剥离(Smart Cut)等,并比较了它们各自的特点和优劣。其次介绍了SOI材料加工制造波导的基本工艺,包括光刻和刻蚀,其中刻蚀又分为干法刻蚀和湿法腐蚀。

SiO_2/Si_3N_4/SiO_2/Si多层结构绝缘材料在俄歇分析中的电子束和离子束辐照效应

在SiO_2/Si_3N_4/SiO_2/Si多层绝缘材料的俄歇分析中往往给出一个错误结果,即在SiO_2/Si界面处产生一厚度为数nm的附加富氮层。研究结果表明,该层的产生是由电子束和离子束辐照引入。减少电子束流密度会使这一附加层厚度减少甚至完全消失。最后,对这一电子束和离子束效应引起氮界面堆积的产生和消除进行了讨论。

21世纪的硅基材料——SOI

介绍了SOI材料的发展及主要制备技术 ,对其应用前景也作了详尽论述。

高性能SOI基纳米硅薄膜微压阻式压力传感器的研究

针对高端领域对高性能微小量程压力传感器的迫切需求,设计并实现了一种应用于电子血压计的高性能SOI基纳米硅薄膜微压阻式压力传感器,并提出了相应的检测电路。根据小挠度弯曲理论设计了传感器方形敏感薄膜结构,确定了纳米硅薄膜压敏电阻的阻值大小和尺寸。采用ANSYS有限元分析(FEA)对所设计的传感器结构进行仿真,根据仿真结果确定了压敏电阻在膜片上的最佳放置位置。基于标准MEMS制造技术,在SOI基纳米硅薄膜上设计并实现了该压力传感器。实测结果表明,室温下,在0~40 kPa微压测量范围内所设计的传感器检测灵敏度可达0.45 mV/(kPa·V),非线性度达到0.108%F.S。在-40℃~125℃的工作温度范围内,温度稳定性好,零点温度漂移系数与灵敏度温度漂移系数分别为0.0047%F.S与0.089%F.S。所设计的压力传感器及其检测电路,在现代医疗、工业控制等领域具有较大的应用潜力。

SOI硅微剂量计物理结构设计中的电荷收集及能量沉积特性模拟研究

采用TCAD软件和蒙特卡罗方法对SOI硅微剂量计的电荷收集特性与能量沉积特性进行了研究。分析了电场分布随探测单元形状、尺寸、电极注入深度、入射粒子种类和能量的变化情况以及微剂量谱随探测单元形状以及聚甲基丙烯酸甲酯(PMMA)转换层厚度的变化情况。模拟结果表明,在10μm的范围内,硅探测单元采用圆柱型或立方体结构对电荷收集效率和能量沉积的影响均很小,探测单元高度越高、半径越小,电荷收集效率越高,PMMA转换层的厚度对微剂量谱有一定的影响,随着PMMA厚度增加,中子和γ射线与PMMA作用产生的次级粒子被阻止在硅灵敏区内的份额增加,导致了微剂量谱峰值的增高。

发展中的绝缘体上硅材料技术

在高可靠、抗核加固IC和亚微米CMOSFET VLSI电路应用中,绝缘体上硅 (SOI)是一种很有前途的材料技术。本文对形成SOI的各种技术及其优缺点和目前状况以及未来前景作了评述。对国内的SOI研究作了简单的介绍。

硅中注H^+的退火行为及智能剥离SOI新材料的微结构分析

将中等剂量的H+注入到硅单晶中，并结合硅片低温键合及后续热处理形成了智能剥离SOI新材料。用热波分析技术对注H+片的剥离现象进行了无损非接触检测研究。采用剖面透射电子显微镜与高分辨率透射电子显微镜等手段对这种SOI材料的微结构进行了分析。研究表明，智能剥离SOI是一种可通过较简单的工艺获得高质量SOI材料的新途径。

N^+注入SOI材料上层硅的注入损伤和退火行为研究

对注N^+形成的SOI材料,在不同条件下注入Si^+,分别使上层硅的表面、与埋层的界面及整个上层硅区域无定形化;再注入B^+:能量为25keV,剂量为1×10^(15)/cm^2,并在500—900℃的温度范围内退火30min。掠角背散射沟道测试表明:上层硅的表面或与埋层的界面区域被无定形化后,在后续热退火过程中分别存在由上层硅的内部向表面及由表面向内的固相外延过程;当上层硅被全部无定形化后,在500—600℃的温度范围内,上层硅由无定形相转变成多晶相,改变退火温度没有出现固相外延过程;扩展电阻测试发现:注入硼杂质在注N^+形成SOI材料上层硅中的激活率比其在单晶硅中的激活率低,利用Si^+注入使上层硅的表面或与理层的界面区域无定形化及在后续热退火过程中的固相外延再生长过程能提高注入硼杂质在注N^+形成SOI材料上层硅中的激活率。

热老化对不同封装形式SOI基压阻式芯片的影响

采用热老化的手段提高封装后芯片的输出稳定性及使用寿命,并对热老化温度与老化时间的匹配问题进行了研究。首先介绍了压阻传感器的老化机理,然后在不同温度下对同批次不同封装形式绝缘体上硅(SOI)基压阻芯片进行老化,并对芯片老化前后数据进行对比。结果表明,300℃加电老化情况下,芯片稳定输出的时间为12h,且老化后芯片的各项指标均有改善。在温度允许范围内,适当的老化温度可以使芯片达到稳定输出状态,提升工作效率的同时为优化SOI基压阻芯片的老化时间提供了参考。