一种多链式结构的3D-SIC过硅通孔(TSV)容错方案

三维(3-Dimensional,3D)电路由于其更高的密度、更高的传输速率及低功耗的优点逐渐受到人们的重视和研究,而硅通孔(Through Silicon Via,TSV)技术是三维电路中互联上下层不同模块的主要方法之一。然而由于制造工艺水平的限制,在芯片制作完成后会出现一些失效TSV,这些失效TSV会导致由其互联的模块失效甚至整个芯片的失效。提出了一种多链式的硅通孔容错方案,通过将多个TSV划分为一个TSV链,多个TSV链复用冗余TSV的方法修复失效TSV。通过相关实验显示,该方案在整体修复率达到90%以上的情况下可以较大地减少冗余TSV增加的个数和面积开销。

博世扇贝纹对亚微米硅通孔中应力的影响

硅通孔(TSV)是三维(3D)集成中的关键互连技术。采用博世(Bosch)工艺刻蚀TSV,尤其是亚微米直径的TSV时,侧壁产生的扇贝纹会引起TSV中的应力集中。利用有限元单元生死技术分析亚微米TSV制备过程中的应力变化,并对应力的影响因素进行了分析。研究了TSV节距、扇贝纹高度和宽度、阻挡层材料参数、工艺温度和工作温度等因素对TSV内部应力的影响,并选择了4个主要因素进行正交实验分析。研究结果表明,减小扇贝纹宽度、增大扇贝纹高度、降低工艺温度均能有效缓解扇贝纹附近的应力波动幅度,其中扇贝纹宽度对应力波动的影响最大。通过上述分析,对影响亚微米TSV应力的主要因素进行了排序,从而为TSV制备过程中的参数优化提供了指导。

硅通孔(TSV)的工艺引入热应力及其释放结构设计

在3DSiP（三维系统级封装）的TSV（硅通孔）的工艺制造过程中，热应力会引发TSV周围的载流子迁移率的改变，进而改变3D系统级封装芯片的性能．针对这一问题，提出了一种TSV热应力释放槽结构，以期解决微机电系统（MEMS）应用的大尺寸TSV的热应力问题．在释放槽内外，硅衬底表面的应力得到有效隔离，表面应力大大降低．在结合可行工艺参数的基础上。通过数值模拟对比了3D与2D模型的区别、不同TSV材料的区别，计算应力释放槽的深度、位置、宽度等因素对硅衬底表面应力释放的效果，给出了TSV应力释放槽的布局建议．研究结果表明含有释放槽的TSV，释放槽外热应力可以减小至无释放槽情况下的40％-60％，保留区域的面积也相应降低．

硅通孔(TSV)转接板微组装技术研究进展

以硅通孔(TSV)为核心的三维集成技术是半导体工业界近几年的研发热点,特别是2.5D TSV转接板技术的出现,为实现低成本小尺寸芯片系统封装替代高成本系统芯片(So C)提供了解决方案。转接板作为中介层,实现芯片和芯片、芯片与基板之间的三维互连,降低了系统芯片制作成本和功耗。在基于TSV转接板的三维封装结构中,新型封装结构及封装材料的引入,大尺寸、高功率芯片和小尺寸、细节距微凸点的应用,都为转接板的微组装工艺及其可靠性带来了巨大挑战。综述了TSV转接板微组装的研究现状,及在转接板翘曲、芯片与转接板的精确对准、微组装相关材料、工艺选择等方面面临的关键问题和研究进展。

3D IC集成与硅通孔(TSV)互连

介绍了3维封装及其互连技术的研究与开发现状,重点讨论了垂直互连的硅通孔(TSV)互连工艺的关键技术及其加工设备面临的挑战,提出了工艺和设备开发商的应对措施并探讨了3DTSV封装技术的应用前景。

超宽带硅基射频微系统设计

针对超宽带硅基射频模块的微系统化问题,采用硅基板作为转接板设计了一款具备收发功能的超宽带系统级封装(System in Package,SiP)射频微系统。各层硅基转接板之间的射频信号传输、控制和供电等均采用低损耗的硅通孔(Through Silicon Via,TSV)结构来实现。为了减小封装对射频性能的影响,整个超宽带射频微系统采用5层硅基封装结构,与传统二维封装结构相比,其体积减少95%以上。射频微系统封装完成后,对其电气性能指标进行了测试。在整个超宽带频带内,其接收噪声系数小于2.6 dB,增益大于35 dB,发射功率大于等于34 dBm,端口驻波小于2。该封装结构实现了硅基超宽带射频模块的微系统化,可广泛适用于各类超宽带射频系统。

胺结构调控硅通孔电镀铜单组分添加剂的性能

通过季铵化反应对硅通孔(TSV)铜互连单组分电镀添加剂Tetronic 701(TE701)中乙二胺结构进行了电荷与空间位阻调控,获得两种甲基化季铵盐和两种磺酸丙基化季铵盐衍生物。采用恒电流测试和循环伏安法分析了衍生物的电化学性能,通过TSV芯片电镀铜研究了不同衍生物的电镀性能。结果表明,季铵盐衍生化虽未改变TE701作为添加剂的作用机制,但乙二胺结构上正电荷增加会导致TE701衍生物在阴极表面的吸附增强,从而减少脱附位点,并减缓TSV上部侧壁的铜沉积;而乙二胺连接带负电的磺酸丙基则会显著降低TE701衍生物的吸附强度,使其失去超填充性能。

3D-IC类同轴屏蔽型TSV的热力响应分析及结构优化

硅通孔(TSV)是解决三维集成电路(3D-IC)互连延迟问题的关键技术之一。TSV内部结构的变形失效,大多是由循环温度载荷产生的交变应力引起的。从信号完整性角度考虑,建立了接地TSV形状分别为圆柱形和椭圆柱形的类同轴屏蔽型TSV模型。基于最大Mises应力准则,对比分析了循环温度载荷对2种类同轴屏蔽型TSV热应力-应变的影响及最大应力点的主要失效形式。最后综合考虑TSV的几何参数对导体和凸块危险点Mises应力的影响,对椭圆柱形类同轴屏蔽型TSV结构进行多目标优化,将2种最优结构中2个危险点的Mises应力分别降低15.10%、17.18%和18.89%、6.74%。为提高TSV热可靠性的优化设计提供参考。

3D封装与硅通孔(TSV)技术

随着对芯片集成度以及对电性能要求越来越高,近些年来3D封装发展迅速。其中硅通孔技术(TSV)被认为是实现3D封装的最好选择之一。因此TSV工艺逐渐成为微电子领域的热门话题之一,并且促进着微电子行业进一步向前发展。本文分析了硅通孔技术的优点以及挑战,同时也简单介绍了硅通孔技术的应用。

基于两步刻蚀工艺的锥形TSV制备方法

以硅通孔(TSV)为核心的2.5D/3D封装技术可以实现芯片之间的高速、低功耗和高带宽的信号传输。常见的垂直TSV的制造工艺复杂,容易造成填充缺陷。锥形TSV的侧壁倾斜,开口较大,有利于膜层沉积和铜电镀填充,可降低工艺难度和提高填充质量。在相对易于实现的刻蚀条件下制备了锥形TSV,并通过增加第二步刻蚀来改善锥形TSV形貌。成功制备了直径为10~40μm、孔口为喇叭形的锥形TSV。通过溅射膜层和铜电镀填充,成功实现了直径为15μm、深度为60μm的锥形TSV的连续膜层沉积和完全填充,验证了两步刻蚀工艺的可行性和锥形TSV在提高膜层质量和填充效果方面的优势。为未来高密度封装领域提供了一种新的TSV制备工艺,在降低成本的同时提高了2.5D/3D封装技术的性能。

消除硅通孔侧壁刻蚀损伤的方法

硅通孔刻蚀是TSV技术的重要工序步骤,采用标准博世(Bosch)工艺刻蚀硅通孔(宽为150μm),发现硅通孔侧壁出现多处刻蚀损伤。通过优化Bosch工艺参数增加沉积保护,消除了硅通孔侧壁刻蚀损伤问题,通孔开口差值,即通孔下开口宽度与通孔上开口宽度的差,从原来的22μm减小到13μm。利用优化后的工艺配方对硅通孔和硅腔(宽为1 500μm)同时进行刻蚀时,发现硅腔刻蚀后会产生硅针,不能应用到实际生产。经过多轮次Bosch工艺参数调整,把Bosch工艺沉积步骤的偏置功率设置为10 W,同时解决了硅通孔侧壁刻蚀损伤和硅腔刻蚀出现硅针问题,最终成功应用到MEMS环形器系列产品当中。

微模具重复利用的高深宽比铜微结构微电铸复制技术

针对紫外线光刻、电铸成型和注塑(UV-LIGA)工艺的去胶难题,提出了一种以脱模代替去胶的改良工艺,用于批量制造高深宽比铜微结构。该工艺以可重复利用的硅橡胶软模具代替传统的SU-8光刻微模具,采用硅通孔(TSV)镀铜技术进行微电铸填充,然后通过直接脱模实现金属微结构的完全释放,既解决了去胶难题,又能够解决高深宽比微模具电铸因侧壁金属化导致的空洞包夹问题,同时可以大幅降低成套工艺成本。仿真和实验结果显示,热处理可以改善脱模效果,显著降低脱模损伤,支持微模具重复利用。采用初步优化的改良工艺已成功实现深宽比约3∶1的铜微结构的高精度复制。

基于倾斜旋转方法磁控溅射制备TSV阻挡层

硅通孔(TSV)是实现三维集成的关键技术,在TSV侧壁制备连续和均匀的阻挡层至关重要。提出了一种磁控溅射制备TSV侧壁阻挡层的方法,将溅射基台倾斜一定角度并水平匀速旋转,使溅射离子的掉落方向与TSV侧壁不平行,靶材离子更容易溅射沉积在TSV侧壁,使得TSV侧壁都能被溅射到,更有利于制备连续和均匀的阻挡层。使用Ti靶进行直流磁控溅射,优化溅射电流和溅射气压,通过扫描电子显微镜(SEM)对TSV侧壁阻挡层的形貌进行表征分析。随着溅射电流和溅射气压的增大,阻挡层的厚度会增加,但是溅射气压的增大使得溅射钛晶粒变得细长,从而导致阻挡层的均匀性和致密性变差。

界面粗糙度对硅通孔结构界面分层的影响

硅通孔(TSV)结构是三维互连封装的核心,针对其热可靠性问题,基于ANSYS有限元分析软件分别构建光滑和粗糙两种界面形貌的TSV结构分析模型,模拟计算了两种界面下TSV结构的热应力和界面分层裂纹尖端能量释放率,通过对比分析研究了界面粗糙度对TSV结构界面分层的影响。结果表明,温度载荷下粗糙界面上热应力呈现出明显的周期性非连续应力极值分布,且极值点位于粗糙界面尖端点。界面分层裂纹尖端能量释放率也呈周期性振荡变化。降温下,粗糙界面尖端点附近能量释放率明显大于光滑界面稳态能量释放率;升温下,粗糙界面能量释放率总体上呈现出先增大后减小的变化趋势。

同轴硅通孔热应力诱导界面分层失效研究

界面分层失效已成为同轴硅通孔(TSV)应用中重要的热可靠性问题之一。构建有限元分析模型对其热可靠性进行仿真,发现在TSV结构中铜屏蔽环/SiO_(2)界面顶端附近出现明显的热应力集中,可能更易在该界面发生分层失效。为研究结构参数对铜/SiO_(2)界面分层失效的影响,通过对中心铜导体半径、苯并环丁烯(BCB)厚度、铜屏蔽环厚度、SiO_(2)厚度、硅衬底厚度、TSV高度进行变参分析,计算了该界面分层裂纹尖端能量释放率。结果表明:铜屏蔽环厚度对界面能量释放率影响最大,中心铜导体半径次之,SiO_(2)厚度、硅衬底厚度和TSV高度的影响较小,因此减小铜屏蔽环厚度能够有效提高铜屏蔽环/SiO_(2)界面可靠性。

3D堆叠封装硅通孔结构的电-热-结构耦合分析

硅通孔(TSV)技术作为三维封装的关键技术,其可靠性问题受到广泛的关注。基于ANSYS平台,通过有限元方法,对3D堆叠封装的TSV模型进行了电-热-结构耦合分析,并进一步研究了不同的通孔直径、通孔高度以及介质隔离层SiO_2厚度对TSV通孔的电流密度、温度场及热应力分布的影响。结果表明:在TSV/微凸点界面的拐角处存在较大的电流密度和等效应力,容易引起TSV结构的失效;增大通孔直径、减小通孔长度可以提高TSV结构的电-热-机械可靠性;随着SiO_2层厚度的增加,通孔的最大电流密度增大而最大等效应力减小,需要综合考虑合理选择SiO_2层厚度。

ATMP对晶圆中TSV结构Ta基阻挡层的Ta和Cu去除速率选择比的影响

为了提高晶圆中硅通孔(TSV)阻挡层材料化学机械抛光(CMP)中Ta和Cu的去除速率选择比,在工作压力为3 psi(1 psi=6895 Pa)、抛光头转速为87 r/min、抛光盘转速为93 r/min、抛光液体积流量为300 m L/min的条件下,研究了氨基三甲叉膦酸(ATMP)作为络合剂对Ta和Cu的去除速率以及去除速率选择比的影响。通过电化学方法探究了ATMP对Ta和Cu的络合机制,利用原子力显微镜对比了抛光前后的表面质量。研究结果显示:在ATMP质量分数为1.5%时,Ta和Cu的去除速率分别为157.96和58.6 nm/min,验证了ATMP对提高Ta和Cu的去除速率选择比具有明显效果,Ta和Cu抛光前后的表面粗糙度分别由4.2 nm降低至0.284 nm以及由1.31 nm降低至0.51 nm,表面质量得到明显改善,证明了ATMP适合用于TSV晶圆阻挡层材料抛光。

基于复合介质层材料的硅通孔热结构耦合分析

硅通孔(TSV)技术是三维封装的关键技术,对三维IC的可靠性起决定性作用。基于ANSYS Workbench平台,通过有限元仿真对退火阶段的TSV模型进行热结构耦合分析。比较了二氧化硅(SiO2)介质层与苯并环丁烯(BCB)介质层在不同负载下的热应力,研究了不同填充材料、介质层厚度、通孔直径、深宽比条件下的热应力分布和热应力影响,分析了碳纳米管掺杂的苯并环丁烯(BCB-CNT)介质层的热应力。结果表明,该复合介质层能有效降低热应力,提高了三维IC的可靠性。

多层硅基模块晶圆级键合腔体的可靠性

晶圆级键合是实现多层硅基模块内部互连的关键工艺,针对硅片在晶圆级键合工艺中的开裂现象,建立了硅基刻蚀腔体在键合工艺中的力学模型,经样件实验验证,该模型可以准确预估腔体的开裂现象。在此基础上设计了硅片键合实验,通过引入硅通孔(TSV)的应力集中因子确定了硅基晶圆级键合的应力失效判据。而后通过参数化仿真系统性探究了硅基刻蚀腔体面积及腔体形状等因素对键合应力的影响规律,并绘制出刻蚀腔体设计可靠范围图。结果表明,硅片键合可靠腔体临界面积约为21 mm^(2),且腔体形状越接近正方形越易开裂。该研究为多层硅基模块刻蚀腔体的可靠性设计提供了参考。

2.5D器件中硅通孔结构设计

通过ANSYS有限元仿真技术对2.5D器件中的硅通孔结构进行结构设计、仿真分析。通过对比仿真结果,得出更适用于宇航用高低温循环场景下的硅通孔结构。首先通过对比热循环载荷条件下不同2.5D器件中硅通孔结构的热力学性能;其次选取不同的封装材料对硅通孔结构进行建模,研究不同硅通孔模型中的应力集中行为,并对其长期可靠性进行分析;最终得到更适用于宇航环境的2.5D器件的硅通孔结构。