接近和低于0.1μm的MOS硅集成电路技术

本文主要述评了接近和低于 0 .1 μm的 MOS硅集成电路技术面临的挑战。重点论述了晶体管结构、阈值电压调整。

利用国产设备的多晶硅膜等离子体腐蚀技术

本文介绍利用国产DK-P290型等离子刻蚀设备完成的多晶硅膜腐蚀技术的研究。利用SF_6作腐蚀剂,可以得到腐蚀速率超过0.1微米/分的均匀腐蚀。每批8个3吋园片,其单片和片间均匀性可达±5％以下。目前我们已将该技术用于所有的硅栅MOS电路的研制之中。在研究侧向腐蚀的过程中,我们还设计了一个不用扫描电镜作工具的实验方法。该法避免了样品的破坏性测量,从而降低了实验成本和测量周期。

DCIV技术表征MOS/SOI界面陷阱能级密度分布

基于直流电流电压(DCIV)理论和界面陷阱能级U型对称分布模型,可以获取硅界面陷阱在禁带中的分布,即利用沟道界面陷阱引起的界面复合电流与不同源/漏-体正偏电压(Vpn)的函数关系,求出对应每个Vpn的有效界面陷阱面密度(Neff),通过Neff函数与求出的每个Neff值作最小二乘拟合,将拟合参数代入界面陷阱能级密度(DIT)函数式,作出DIT的本征分布图。分别对部分耗尽的n MOS/SOI和p MOS/SOI器件进行测试,得到了预期的界面复合电流曲线,并给出了器件界面陷阱能级密度的U型分布图。结果表明,两种器件在禁带中央附近的陷阱能级密度量级均为109cm-2·e V-1,而远离禁带中央的陷阱能级密度量级为1011cm-2·e V-1。

石墨烯晶体管的栅长对跨导的影响

对于传统的硅MOS场效应晶体管,器件跨导的大小正比于沟道的宽长比.本文在石墨烯晶体管中发现了相反的现象.制备了源漏之间距离相同,且沟道宽度相同的石墨烯晶体管,实验结果为沟道较长的晶体管跨导较大.究其原因,石墨烯晶体管中栅电极覆盖的沟道面积较大时,被感应的载流子数量较多,所以跨导较大.此实验结果和分析对石墨烯晶体管的进一步理解和应用有明显的意义.