期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于高层次融合的卷积神经网络FPGA硬件加速
被引量:
7
1
作者
魏楚亮
陈儒林
+1 位作者
高谦
孙正隆
《光学精密工程》
EI
CAS
CSCD
北大核心
2020年第5期1212-1219,共8页
为了解决神经网络前向传播过程中的硬件加速问题,设计了一套基于FPGA编程工具Vivado HLS开发的AlexNet神经网络前向传播硬件加速系统。该系统能够确保在达到相关应用要求的基础上,有效地节省开发时间并降低开发成本。系统基于高级计算...
为了解决神经网络前向传播过程中的硬件加速问题,设计了一套基于FPGA编程工具Vivado HLS开发的AlexNet神经网络前向传播硬件加速系统。该系统能够确保在达到相关应用要求的基础上,有效地节省开发时间并降低开发成本。系统基于高级计算机语言C++进行FPGA电路的仿真与开发,同时,灵活运用具有很高便捷性及可靠性的Vivado HLS中的PIPELINE和ARRAY_PARTITION指令进行系统优化。实验结果表明,AlexNet神经网络在本文所构建的FPGA加速系统上的运行时间为21.95 ms,比在传统GPU平台上的运行时70 ms少,运行速度要3倍以上。此外,每一层的网络都实现了分开封装操作,使系统可便捷地移植到其它成熟的卷积神经网络上,加速了深度学习在各类人工智能系统上的应用,在智能产业具有广泛的应用价值。
展开更多
关键词
深度学习
现场可编程门阵列
高层次融合
硬件加速电路
下载PDF
职称材料
题名
基于高层次融合的卷积神经网络FPGA硬件加速
被引量:
7
1
作者
魏楚亮
陈儒林
高谦
孙正隆
机构
汕头大学电子工程系
深圳市人工智能与机器人研究院
香港中文大学(深圳)理工学院
出处
《光学精密工程》
EI
CAS
CSCD
北大核心
2020年第5期1212-1219,共8页
基金
广东省普通高校特色创新项目(No.2018KTSCX061)
揭阳市科技计划项目(No.2019007&2019065)
+1 种基金
广东省重大科技专项(No.2015B020233018)
深圳市人工智能与机器人研究院项目(No.2019-INT010)。
文摘
为了解决神经网络前向传播过程中的硬件加速问题,设计了一套基于FPGA编程工具Vivado HLS开发的AlexNet神经网络前向传播硬件加速系统。该系统能够确保在达到相关应用要求的基础上,有效地节省开发时间并降低开发成本。系统基于高级计算机语言C++进行FPGA电路的仿真与开发,同时,灵活运用具有很高便捷性及可靠性的Vivado HLS中的PIPELINE和ARRAY_PARTITION指令进行系统优化。实验结果表明,AlexNet神经网络在本文所构建的FPGA加速系统上的运行时间为21.95 ms,比在传统GPU平台上的运行时70 ms少,运行速度要3倍以上。此外,每一层的网络都实现了分开封装操作,使系统可便捷地移植到其它成熟的卷积神经网络上,加速了深度学习在各类人工智能系统上的应用,在智能产业具有广泛的应用价值。
关键词
深度学习
现场可编程门阵列
高层次融合
硬件加速电路
Keywords
deep learning
Field Programmable Gate Array(FPGA)
high level synthesis
hardware acceleration circuits
分类号
TP18 [自动化与计算机技术—控制理论与控制工程]
TP391.4 [自动化与计算机技术—计算机应用技术]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于高层次融合的卷积神经网络FPGA硬件加速
魏楚亮
陈儒林
高谦
孙正隆
《光学精密工程》
EI
CAS
CSCD
北大核心
2020
7
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部