期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
基于高层次融合的卷积神经网络FPGA硬件加速 被引量:7
1
作者 魏楚亮 陈儒林 +1 位作者 高谦 孙正隆 《光学精密工程》 EI CAS CSCD 北大核心 2020年第5期1212-1219,共8页
为了解决神经网络前向传播过程中的硬件加速问题,设计了一套基于FPGA编程工具Vivado HLS开发的AlexNet神经网络前向传播硬件加速系统。该系统能够确保在达到相关应用要求的基础上,有效地节省开发时间并降低开发成本。系统基于高级计算... 为了解决神经网络前向传播过程中的硬件加速问题,设计了一套基于FPGA编程工具Vivado HLS开发的AlexNet神经网络前向传播硬件加速系统。该系统能够确保在达到相关应用要求的基础上,有效地节省开发时间并降低开发成本。系统基于高级计算机语言C++进行FPGA电路的仿真与开发,同时,灵活运用具有很高便捷性及可靠性的Vivado HLS中的PIPELINE和ARRAY_PARTITION指令进行系统优化。实验结果表明,AlexNet神经网络在本文所构建的FPGA加速系统上的运行时间为21.95 ms,比在传统GPU平台上的运行时70 ms少,运行速度要3倍以上。此外,每一层的网络都实现了分开封装操作,使系统可便捷地移植到其它成熟的卷积神经网络上,加速了深度学习在各类人工智能系统上的应用,在智能产业具有广泛的应用价值。 展开更多
关键词 深度学习 现场可编程门阵列 高层次融合 硬件加速电路
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部