-
题名基于IB-IWT实时图像压缩的FPGA设计与实现
被引量:2
- 1
-
-
作者
陈苏婷
杨世洪
-
机构
南京信息工程大学
中国科学院光电技术研究所
-
出处
《信息与控制》
CSCD
北大核心
2009年第1期110-114,120,共6页
-
基金
国家863计划资助项目(2003AA823050).
-
文摘
针对内插双正交整数小波变换(IB-IWT)的实时图像压缩特点,提出了一种FPGA设计方案.首先通过分析IB-IWT算法的特点,给出了适合硬件实现的实时图像压缩方案.然后选取高端FPGA作为硬件处理平台,对图像压缩的小波变换、小波系数编码及其小波变换的边界处理和有限字长效应等关键技术进行了研究,提出了适合于FPGA的(5,3)小波变换的快速实现方法及其小波系数的编码方法.最后,利用FPGA对图像进行了压缩.该设计方案整合标志位图思想和并行SPIHT算法结构的优势,充分利用了FPGA内部的丰富资源.实验结果表明,该方案以其低计算复杂度、低内存需求量和高实时处理速度等特点成为实时压缩算法硬件实现的优选方案.
-
关键词
FPGA
IB-IWT
标志位图
并行结构
硬件实时实现
-
Keywords
FPGA (field programmable gate array)
IB-IWT (interpolating bi-orthogonal integer wavelet transform)
flag map
parallel structure
real-time hardware implementation
-
分类号
TP274
[自动化与计算机技术—检测技术与自动化装置]
-
-
题名一种机载图像缩放引擎的设计与实现
被引量:2
- 2
-
-
作者
王科
马丽
殳伟群
-
机构
同济大学电子与信息工程学院
中国航空无线电电子研究所一
上海交通大学电子信息与电气工程学院
-
出处
《信息与控制》
CSCD
北大核心
2011年第3期369-374,共6页
-
基金
中国航空科学基金资助项目(2009ZC15001)
-
文摘
针对机载前景与背景显示画面的不同特征,提出一种实用的航空电子图像缩放引擎的设计方法,通过配置不同的算法以及改变设计架构,解决了传统设计中画面叠加后处理算法难以统一优化的问题.首先利用软件仿真不基于和基于边缘的两种缩放算法,然后利用FPGA(现场可编程门阵列)的可重构特性,将两种核心算法实现在不同的图像处理通道上,最后进行了完整的基于FPGA的硬件实现.实验结果表明本文的设计在显示效果上要优于单一的双三次插值算法,兼具处理速度快和运算复杂度低的特点.
-
关键词
图像缩放引擎
现场可编程门阵列
插值滤波器
硬件实时实现
-
Keywords
image scaling engine
FPGA(field-programmable gate array)
interpolation filter
real-time hardware implementation
-
分类号
TP391.41
[自动化与计算机技术—计算机应用技术]
-