在数字电路教学中引入硬件描述语言HDL

论述了在“数字电路”教学和实验中引入HDL语言的必然性和必要性,并初步探讨了VeriloHDL硬件描述语言的授课和实验方法.

硬件描述语言HDL的现状与发展

从数字系统设计的性质出发,结合目前迅速发展的芯片系统,比较、研究各种硬件描述语摘 要 言;详细阐述各种语言的发展历史、体系结构和设计方法;探讨未来硬件描述语言的发展, 趋势,同时针对国内EDA基础薄弱的现状,在硬件描述语言方面作了一些有益的思考。

基于硬件描述语言ABEL-HDL实现组合逻辑电路的探讨

随着科学技术的发展,硬件描述语言HDL已经成为现代EDA技术的重要组成部分。硬件工程师们也常利用计算机这个工具在EDA软件平台上用硬件描述语言完成数字系统的设计。这种“自顶向下由概念驱动工程”的新型设计理念极大地提高了硬件工程师们的设计效率、缩短了产品的研发周期。本文将探讨硬件描述语言ABEL-HDL的知识要点和学习难点,并通过应用实例讨论使用ABEL-HDL语言对几种典型的组合逻辑电路的设计方法。

硬件描述语言(HDL)与逻辑系统设计

本文介绍了当前流行的两种硬件描述语言———ＶＨＤＬ和ＶｅｒｉｌｏｇＨＤＬ。给出了利用硬件描述语言进行逻辑系统设计的流程和方法，与传统设计方法进行了比较。

EDA技术中的硬件描述语言——Verilog HDL

电子设计自动化 (EDA)的关键技术之一是要求采用形式化方法来描述数字系统的硬件电路 ,VerilogHDL是目前功能最强大的EDA硬件描述语言之一 ,本文在介绍VerilogHDL语法结构的基础上 ,结合电路实例进一步阐述VerilogHDL易学、简洁、灵活。

硬件描述语言(HDL)的基础知识及其应用

随着电子系统设计自动化(EDA)和超大规模可编程逻辑器件的快速发展,一类新型电子系统开发工具正在迅速普及,其中就有很重要的一类开发软件工具,即硬件描述语言(HDL)。目前HDL已经成为从事EDA的电子工程师必须掌握的工具。

用Verilog硬件描述语言设计数字计时器

介绍了一种利用Verilog硬件描述语言设计数字计时器的方案 ,具有成本低、设计简单、容易扩展的特点 .

硬件描述语言及其开发流程

主要介绍VHDL和Verilog HDL两种硬件描述语言发展、特点及其这两种语言的异同,并就用VHDL/VerilogHDL语言开发PLD/FPGA的各个流程进行了阐述。

HDL语言实现恒虚警率

介绍了广泛用于雷达信号处理之中的恒虚警率的基本原理 ,并运用自顶向下的设计分析方法 ,给出了采用Alter公司AHDL语言和EPLD10k器件进行的设计。

外部型硬件进化方法研究

外部型硬件进化(Extrinsic EHW)是将硬件描述语言(HDL)与进化算法(EA)结合起来的硬件进化(EHW)方法。在简要介绍了EHW的基本概念和工作原理的基础上,针对外部型硬件进化的基本方法,通过实验分析指出了这类方法存在的问题,阐述了在电子设计自动化(EDA)平台上实现Extrinsic EHW方法必须解决的核心问题。

基于Verilog HDL设计的多功能数字钟

本文利用VerilogHDL语言自顶向下的设计方法设计多功能数字钟,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过AlteraQuartusⅡ4.1和ModelSimSE6.0完成综合、仿真。此程序通过下载到FPGA芯片后,可应用于实际的数字钟显示中。

用Verilog HDL进行FPGA设计的一些基本方法

随着FPGA技术和自动设计工具的进步,数字电子系统设计的方法正在发生变化。越来越多的工程师开始使用硬件描述语言和高级综合工具进行设计。VerilogHDL作为一种流行的硬件描述语言,在数字系统设计特别是FPGA设计中有着广泛的应用。本文主要介绍了用VerilogHDL进行FPGA设计和优化的一些实用方法,最后还介绍了IP核复用技术在FPGA设计中的应用。

用Verilog HDL进行FPGA设计的原则与方法

Verilog HDL是目前较流行的一种硬件描述语言,在FPGA设计中有着广泛的应用。本文首先介绍了Verilog HDL语言的特点以及用其进行FPGA硬件开发的原则,然后在熟悉FPGA的硬件结构原理的基础上,遵循FPGA设计流程,以分频器和状态机为例,分别讨论了组合逻辑电路和时序逻辑电路各自的特点及其设计输入方法;最后结合FPGA的硬件特点,分析了将用Verilog HDL语言设计的电路的进行综合与设计优化并最终实现为硬件电路的方法。

一种高层次的支持模拟和数模混合信号电路与系统设计的语言Verilog-A/AMS

VerilogHDL（硬件描述语言）是目前世界上使用最广泛的两种符合IEEE标准的硬件描述语言之一，加上最近刚公布有关模拟混合信号的Verilog－AMS标准，使VerilogHDL不仅在数字系统设计的仿真和综合领域，而且必将在模拟和数模混合信号系统设计的仿真和综合领域展现强大的发展潜力。本文是作者阅读了一些有关的网页后所做的笔记，简明地介绍了Verilog－AMS的来历和它的应用领域以及从什么地方可以获取有关的开发工具和手册。

基于Handel-C的硬件优化设计

Handel-C是起源于ISO/ANSI-C的高级程序设计语言,可以使设计者用软件方法来设计硬件。本文采用优化设计方法对Handel-C程序代码进行优化,明显缩短了最长的逻辑时延,大大提高了时钟频率,实现了硬件优化设计。

基于Verilog HDL出租车计费系统的研制

以上海地区的出租车计费器为例,利用VerilogHDL语言设计了出租车计费器,使其具有时间显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示了硬件描述语言Verilog-HDL设计数字逻辑电路的优越性。源程序经MAX+PLUS 软件调试、优化,下载到EPF10K10TC144-3芯片中,可应用于实际的出租车收费系统。

HDL技术简介与应用

随着数字电路与系统设计的日益大型化与复杂化,传统的设计方法已逐渐不能适应新的变化,利用硬件描述语言进行系统设计的方法应运而生。本文简介了HDL设计方法的优越性及其在复杂数字系统设计中的应用。

HDL设计中多驱动源问题的一种解决方法

针对HDL设计中存在的多驱动源问题,提出利用变量通信以及驱动条件之间的逻辑关系将分布赋值改为集中赋值,该方法不但解决了多驱动源问题,而且也避免了决断函数的调用,同时提高了设计的性能和可靠性,最后以一个实例说明了它的应用。

代码覆盖在HDL测试过程中的应用

本文讨论了HDL测试过程中的代码覆盖问题,重点分析了语句覆盖、路径覆盖和表达式覆盖等三种覆盖方法,并给出了相应的例子。

Verilog HDL的ITL形式语义及其应用

硬件描述语言为硬件设计师提供一个非常好的分析和设计数字硬件的工具,也为沟通软件和硬件提供了一种方法。然而它缺乏对于电路逻辑关系描述和分析的形式化方法,尤其是基于时序的逻辑描述。这对于化简和检验正确性都带来麻烦。ITL语言描述则提供另一套基于时序的形式化解决方法。用ITL能够方便准确地描述基于时序的数字电路,却缺乏可执行能力,运算公式不能直接进行计算机仿真和验证。Tempura则是ITL强有力的可编程可执行的工具集,大大增强ITL的实用性。通过对RS触发器的描述与验证说明这三者之间的联系,展现ITL等形式方法的发展前景。