期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
源于硬件时序的MCS-51单片机串行通信数据错误剖析 被引量:1
1
作者 唐玲 《微计算机信息》 2004年第11期79-80,共2页
MCS-51串行通信程序一般是利用发送中断标志位TI和接收中断标志位RI来进行设计,采用查询或中断两种编程方式。本文剖析查询方式连续串行发送数据时源于硬件时序的数据通信错误。
关键词 MCS-51 串行通信 数据错误 硬件时序
下载PDF
飞控计算机硬件及全时序综合测试装置设计 被引量:2
2
作者 王乔 王民钢 陆建中 《计算机测量与控制》 2018年第5期29-32,共4页
针对飞控计算机在出厂前因无整体测试环境而无法进行全时序测试的问题,设计了基于DSP+FPGA的飞控计算机硬件及全时序综合测试装置;根据功能需求设计装置的总体架构,以DSP+FPGA为核心模块实现多种信号处理,通过构建ARINC429、LVDS和RS-42... 针对飞控计算机在出厂前因无整体测试环境而无法进行全时序测试的问题,设计了基于DSP+FPGA的飞控计算机硬件及全时序综合测试装置;根据功能需求设计装置的总体架构,以DSP+FPGA为核心模块实现多种信号处理,通过构建ARINC429、LVDS和RS-422通信链路完成数据通讯,实现对传感器、执行机构、安保机构、数据链等飞行器组件的模拟,构建出整体测试环境,在飞控计算机配合下完成硬件及全时序测试;测试结果表明该装置功能、性能及实时性满足飞控计算机全时序测试要求,实现了对飞控计算机真实工作环境的模拟。 展开更多
关键词 DSP 飞控计算机 硬件及全时序综合测试
下载PDF
基于闪存介质记录仪的设计 被引量:1
3
作者 王华乔 陈银刚 +1 位作者 蒋雪雷 李芳 《数字技术与应用》 2013年第11期163-163,165,共2页
为对某型器件工作状态中的重要性能参数进行全程监测和定量分析,并满足在高冲击等特殊环境下使用的要求,提出了一种基于FPGA以及闪存介质的测试存储系统设计方案。详细阐述了硬件系统各组成模块的电路及其工作原理,给出了各模块连接时... 为对某型器件工作状态中的重要性能参数进行全程监测和定量分析,并满足在高冲击等特殊环境下使用的要求,提出了一种基于FPGA以及闪存介质的测试存储系统设计方案。详细阐述了硬件系统各组成模块的电路及其工作原理,给出了各模块连接时相应的时序图,介绍了采集中的编码方法和提高存储速度的方法。在实际工作过程中,记录仪达到了准确、可靠的记录技术要求,记录下的数据为器件的工作状态分析提供了详实的依据。 展开更多
关键词 Flash介质 测试 存储 硬件时序设计
下载PDF
Fractionally Spaced Equalization Algorithms in 60GHz Communication System 被引量:2
4
作者 YUE Guangrong DONG Aixian +2 位作者 HONG Hao GUO Jianmei WANG Lei 《China Communications》 SCIE CSCD 2014年第6期23-31,共9页
Several fractionally spaced equalizers(FSE) which could be used in 60 GHz systems are presented in this paper. For 60 GHz systems, low-power equalization algorithms are favorable. We focus on FSE in both time domain(T... Several fractionally spaced equalizers(FSE) which could be used in 60 GHz systems are presented in this paper. For 60 GHz systems, low-power equalization algorithms are favorable. We focus on FSE in both time domain(TD) and frequency domain(FD) in order to meet different complexity requirements of 60 GHz systems. Compared with symbol spaced equalizer(SSE), FSE can relax the requirement of sampling synchronization hardware significantly. Extensive simulation results show that our equalization algorithms not only eliminate ISI efficiently, but are also robust to timing synchronization errors. 展开更多
关键词 fractionally spaced equalizers 60GHz timing synchronization lowcomplexity
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部