飞阳数控系统的硬件结构优化研究

随着用户对产品复杂度和精度和产品生产成本的苛求,制造商对"母机"也提出了更高的要求,而这种不断增高的要求已逐渐由针对机械系统的要求,转变为对数控机床的控制设备数控系统的要求。此项研究是针对飞阳数控系统进行的硬件整合方面的提出的。以此提高数控系统性能,增强其稳定性,并减小数控系统的成本和体积。老式的基于PC架构的飞阳数控系统在硬件上是由工控主板通过PCI总线加挂运动控制板而构成,再通过自有的控制总线与PLC等方式控制其他运动控制设备。此结构由于PCI接口等原因限制了主板的尺寸和数据的传输数度。为了使测试用数控系统向着小体积、高性能的工控设备迈进,特此研究了在保证系统所有功能不变的基础上缩小系统尺寸、增加系统稳定性的可行性方案。

一种高度并行的卷积神经网络加速器设计方法

为实现卷积神经网络数据的高度并行传输与计算,生成高效的硬件加速器设计方案,提出了一种基于数据对齐并行处理、多卷积核并行计算的硬件架构设计和探索方法.该方法首先根据输入图像尺寸对数据进行对齐预处理,实现数据层面的高度并行传输与计算,以提高加速器的数据传输和计算速度,并适应多种尺寸的输入图像;采用多卷积核并行计算方法,使不同的卷积核可同时对输入图片进行卷积,以实现卷积核层面的并行计算;基于该方法建立硬件资源与性能的数学模型,通过数值求解,获得性能与资源协同优化的高效卷积神经网络硬件架构方案.实验结果表明:所提出的方法,在Xilinx Zynq XC7Z045上实现的基于16位定点数的SSD网络(single shot multibox detector network)模型在175 MHz的时钟频率下,吞吐量可以达到44.59帧/s,整板功耗为9.72 W,能效为31.54 GOP/(s·W);与实现同一网络的中央处理器(CPU)和图形处理器(GPU)相比,功耗分别降低85.1%与93.9%;与现有的其他卷积神经网络硬件加速器设计相比,能效提升20%~60%,更适用于低功耗嵌入式应用场合.