基于可编程逻辑器件CPLD及硬件描述语言VHDL的EDA方法

介绍了用可编程逻辑器件CPLD及硬件描述语言VHDL设计数字系统的方法,给出了一种字符发生器的硬件及软件的设计实例。

基于硬件逻辑语言的时钟模块设计研究

随着信息化与数字化的不断推进,嵌入式系统已经广泛应用于生活的各个方面。硬件描述语言被称为快速集成电路程序硬件描述语言,是一种专门用于描述和模拟数字电路系统性能的硬件描述语言。在20世纪90年代,VHDL设计技术的出现彻底改变了数字系统的设计方式,带来了革命性的变革。VHDL的使用范围广泛,可应用于各种高速集成电路设计。

基于VHDL语言的LMS自适应滤波器的硬件实现方法

提出了一种 LMS数字自适应滤波器的硬件实现方法 ,就是用 VHDL语言描述设计文件 ,在 ALTERA公司的 ACEX系列芯片上实现自适应滤波器 ,在 Maxplus2上进行了模拟仿真和时序分析 ,并给出了该算法在MATLAB上的计算结果 .

嵌入式DSP系统C语言硬件编程技术

首先介绍了嵌入式DSP系统的基本硬件,然后着重说明用C语言进行硬件编程的好处和基本方法,包括如何调试C语言程序,最后介绍了如何将C语言程序转化为DSP代码。所有内容均基于TI公司的TMS320C55x通用DSP芯片,使用的软件工具是该公司的CCS集成开发环境(IDE)。

硬件描述语言VHDL指称语义的研究

VHDL是一种广泛使用的硬件描述语言。但长期以来缺乏严格的形式语义。文章介绍并分析了若干具有代表性的VHDL指称语义的研究工作。在此基础上,简要介绍了作者提出的基于时段逻辑的VHDL语义的框架时对VHDL指称语义的看法。

基于硬件描述语言(VHDL)的数字时钟设计

VHDL作为一种硬件描述语言,可用于数字电路与系统的描述、模拟和自动设计与仿真等,是当今电子设计自动化的核心技术.本文使用VHDL语言设计了一个数字时钟电路,给出了设计该数字系统的流程和方法.本设计方法具有硬件描述能力强,设计方法灵活,便于修改等优点,大大降低了数字系统设计的难度,提高了工作效率.

基于VHDL语言的浮点乘法器的硬件实现

本文提出了一种基于 VHDL语言的浮点乘法器的硬件实现方法 ,就是用 VHDL语言描述设计文件 ,用FPGA实现浮点乘法 ,并在 Maxplus2上进行了模拟仿真 ,得到了很好的结果 .该浮点乘法可以实现任意位的乘法运算 .

基于可编程逻辑器和VHDL语言的容错电路设计

论述了最新的可编程逻辑技术和硬件描述语言VHDL在数字电路系统的设计和仿真中的应用。这种方法的优点是可以用简单的软件语言代替复杂的电子电路硬件,针对传统的数字电路系统中故障检测电路和容错电路硬件设计较为复杂的问题进行了分析和简化设计。在此基础之上进行了数字系统的三通道/单通道筛选冗余容错电路的设计和仿真。

两种硬件描述语言VHDL/Verilog的发展及其应用

首先简要介绍了两种 HDL( Hardware Description L anguage)的发展和内容 ,叙述了 HDL 语言的主要特点 ,然后就 HDL 的设计流程作较详细的讨论 ,附有 HDL的设计举例。

“硬件软化”的PLD及其编程语言

ＩＳＰ可直接在目标系统中或线路板上，对ＰＬＤ器件构建和重建逻辑，及进行编程或反复编程。这样一个硬件的组成，则成为用编程的方法对器件逻辑结构进行“语言”描述的过程，即“硬件软化”。硬件描述语言的程序设计完成后，经编译，连接可产生熔丝文件，下载到ＩｓｐＬＳＩ器件，从而完成对ＰＬＤ的编程。

可编程逻辑器件的VHDL语言优化设计方法

叙述了可编程逻辑器件的VHDL语言典型设计流程 ,详细讨论了几种可更好地利用可编程逻辑器件实现特定逻辑功能以及提高器件利用率的VHDL优化设计方法。

VHDL语言在PLD编程中的应用

可编程逻辑器件 (PLD)可实现很复杂的数字系统。 VHDL语言能方便地进行数字系统描述 ,而且能使逻辑综合产生更大的设计密度。介绍了 VHDL语言的程序结构、描述方式、特点 ,提出用 VHDL语言设计 PLD的流程。应用实例说明了利用 VHDL语言可大大降低复杂 PLD系统设计的难度 。

基于硬件描述语言VHDL的电子时钟设计

随着EDA技术的发展和应用领域的扩大与深入,EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出。EDA技术就是依赖功能强大的计算机,在EDA工具软件平台上,对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件,自动地完成逻辑优化和仿真测试,直至实现既定的电子线路系统功能。基于VHDL硬件描述语言设计的多功能电子时钟的思路和技巧。在QuartusⅡ开发环境中编译和仿真了所设计的程序,并逐一调试验证程序的运行状况。仿真和验证的结果表明,该设计方法切实可行,该电子时钟具有一定的实际应用性。

可编程逻辑器件及硬件描述语言的EDA方法

介绍了用可编程逻辑器件CPLD及硬件描述语言VHDL设计数字系统的方法和采用CPLD器件进行电路设计的优点,着重介绍了在电子系统设计中,使用CPLD器件和传统集成电路设计的不同,采用CPLD设计是一种基于芯片的、“自顶向下”的设计方法,本文给出了一种键盘扫描的硬件及软件的设计实例。

硬件描述语言(VHDL)与数据加密的实现

介绍了硬件加密的优越性,并提出采用VHDL语言来设计一种单钥密码系统的方法,其硬件实现容易,处理速度快,实时性好,密钥管理方便,而且体积小。

高级程序设计语言和硬件描述语言VHDL的数据类型比较

本文主要对高级程序设计语言和硬件描述语言VHDL的数据类型进行比较分析,总结规律,探讨两种语言数据类型之间的特点。

VHDL硬件描述语言的最新发展

当前ＥＤＡ工具亟需解决的问题是如何大幅度地提高设计能力，为此出现了一系列对ＶＨＤＬ语言的扩展。本文在介绍设计信息空间概念的基础上综述了硬件描述语言的一些新的研究方向及其进展情况，讨论了下一代系统描述语言的发展方向，比较了有希望的几种语言的主要特点。

硬件描述语言VHDL到Verilog的翻译

分析了两种常用硬件描述语言 Verilog和 VHDL的语言特征 ,找出它们之间内在的对应关系 ,并阐述了由 VHDL向 Verilog语言翻译的实现方法。

硬件描述语言VHDL及其逻辑设计

文章介绍了硬件描述语言ＶＨＤＬ的特点、构成和描述，以及在逻辑设计中值得注意的问题。

VHDL硬件描述语言及其发展

本文简要介绍VHDL语言的基本特征和支持系统，总结了VHDL语言的目前研究状况，指出以VHDL语言为接口，研制我们的设计自动化工具是正确的抉择。