System C:一种软/硬件协同设计语言

集成电路制造技术的迅速发展，已经可以把一个完整的电子系统集成到一个芯片上，即所谓的系统芯片（SOC：System on Chip）。在系统芯片中一般包含有嵌入式微处理器（或信号处理器），总线，存储器，输入/输出口，专用集成电路（ASCC）等硬件，还包含有控制微处理器（或信号处理器）工作的软件。传统的设计方法是将硬件和软件分开来设计的，在硬件设计完成并生产出样片后才能调试软件。本文在介绍了传统设计方法后，指出了这种设计方法存在的缺陷，介绍了目前国外在硬/软件协同设计方面正在进行的各种研究工作。本文最后着重介绍了一种软/硬件协同设计语言System C，利用System C可望解决系统芯片设计中软/硬件协同设计的问题。

演化硬件描述语言OHDL

针对新的演化硬件开发模式,本文提出了OHDL语言,它是一种基于面向对象方式的演化硬件设计语言.作为WU EHW平台的输入语言,OHDL拥有可以描述硬件电路模块,网络(模块间)连接,以及模块和网络演化参数的功能,能够完善的说明用于演化的胚胎电路.

智能四通道CAN模块设计

目前多数CAN网卡利用单片机技术实现,其通道数最多为2个。当总线流量很大时容易丢帧,不能实现某些特殊功能。该文设计了一种智能四通道CAN模块,该模块采用PCI系统总线,3U结构。采用在线可编程FPGA技术与SJA1000相结合,以双口存储器作为缓存器,利用VHDL硬件设计语言实现。根据规定的特殊帧定义,利用中断响应快速处理特殊帧。利用双总线实现冗余功能。

PLD器件的模块化设计方法

为了帮助从事电子设计的工程技术人员理清思路 ,迅速掌握行之有效的PLD设计方法 ,对PLD器件的模块化设计方法进行了研究 .模块化设计方法是从顶层原理图的设计开始 ,逐个设计下层模块 ,并逐个编译、调试 ,由此自上而下完成系统设计 ,最后组合并编译 ,生成熔丝图文件以供下载 .此外 ,以Lattice公司的pLSIl0 16 80PLCC44为例 ,通过设计 1个具有调校及整点报时功能的数字钟对模块设计方法进行了研究 .结果表明 ,使用这种方法 ,不仅思路清晰 ,实现简单 ,而且能够将复杂问题简单化 。

高校CPLD教学实验系统的设计与应用

EDA课程是高校电子类教学及实验的最重要的技术基础课程，EDA课程概念性、实践性、工程性极强，教学中应理论联系实际，并要结合现代计算机仿真技术和具体的项目实践。目前，大多数高校还在采用成套的CPLD／FPGA实验箱来开展EDA课程的实验教学。而实际上，在基于Verilog HDL或VHDL硬件设计语言的学习上，CPLD与FPGA的开发是完全相同的，其中CPLD价格较低。为了激发学生学习的主动性，笔者针对实验教学的创新性特色，开发设计出一套适用于高校EDA课程的CPLD教学实验系统。

多硬盘视频存储器的设计与实现

文中设计并实现了一个多硬盘存储系统 ,可同时挂接 1 6个普通IDE接口的硬盘。该系统采用ATA 4规范 ,单个硬盘的最大容量可达到 1 37G。在安防行业按照 4 5 0M/小时的视频存储速率 ,该系统可供一个录像系统连续录像 4 80 0小时。如果利用现有的硬件设备 ,则该系统无需增加额外成本 。

基于RISC-V的多路光电容积脉搏波监测系统

针对光电容积脉搏波(Photoplethysm ographic,PPG),基于RISC-V内核设计了一款多通道、实时PPG监测系统。该系统使用RISC-V架构的E203 IP作为低功耗内核,通过ICB总线挂接模拟前端和蓝牙控制模块。AFE4400模拟前端控制模块控制背靠背LED实现两路PPG信号采集,复用该模块分时处理来实现多路采集。蓝牙控制模块挂接到E203实现了通过蓝牙外设下达系统控制指令,之后上传PPG波至终端。该系统通过FPGA验证了22位双通道PPG信号物联网终端应用。

简化HDL的设计方法

简化硬件描述语言(HDL)的设计方法,选用XC2S15-6CS144芯片,分别使用直接功能描述、分解功能描述、硬件原语等方法实现9×5位(二进制)乘法器设计。并通过对三组实验结果的资源损耗对比分析,得出简化HDL设计的一般规律,即对设计输入处理越详细,对设计电路描述越具体,则其代码录入量越大,资源消耗越小。

基于FPGA的增量式PID控制器的研究与实现

PID控制器的可靠性与实时性是使运动控制系统精确定位的重要环节,本文在分析数字PID控制算法的基础上,采用现场可编程逻辑门阵列(FPGA),应用自顶向下的设计方法,采用硬件设计语言VHDL语言进行编程,设计了增量式数字PID控制器.仿真结果表明,该设计方法是可行的,设计模块正确.

利用可编程器件实现点阵式LED显示

主要介绍了一种应用VHDL语言来设计的可编程逻辑器件CPLD/FPGA,实现对点阵式LED显示屏的控制。设计出的数字逻辑电路在功能上实现了对点阵式LED的驱动以及行和列的扫描,摆脱了传统的以单片机硬件以及软件程序结合的方式,只用一个单一的芯片就能够完全独立地对点阵式LED进行字体以及图形的显示控制。这样就把所有的硬件软件改为一块集成的芯片,大大简化了设计降低了成本。设计中采用的可编程芯片是由美国ALTERA公司生产的MAX7128SLC84-15,开发编译软件采用的是QUARTUSII5.0。

高速SPI接口在OSD中的应用

面对日益华丽的OSD开发,出现了加载OSD信息的速度瓶颈。设计基于SPI总线,在FLASH与视频字符处理模块之间建立一条高速通道。该设计使用Verilog HDL语言实现RTL设计,详细阐述了高速SPI的设计思路,详细说明了IP核的系统架构,接口信号和子模块设计。经过FPGA验证结果表明,传输速率大幅度提高,满足在了OSD应用中高带宽的速度要求。

自适应有限冲激响应滤波器的FPGA实现

对于传统的固定系数滤波器,分布式算法可以利用查找表有效提高其运行速度;但是对于自适应滤波器,其系数是不断调整的,不可以直接应用分布式算法。依据分布式算法设计了一种适用于自适应滤波器的现场可编程门阵列(FPGA)实现方法,并在Xilinx公司提供的ISE软件平台上应用Verilog硬件设计语言(HDL)进行编程,利用Modelsim和Matlab软件进行了仿真。仿真结果基本一致,验证了自适应有限冲激响应滤波器的FPGA实现方法是可行的。

基于MDE的AADL向SystemC的转换

文章在分析了体系结构分析与设计语言AADL和软/硬件协同设计语言SystemC的基础上,基于模型驱动工程MDE的模型转换框架给出了AADL模型向System模型转换的理论,介绍了AADL以及SystemC元模型的建立以及二者的ATL转换规则。

基于PCIe总线的航空视频采集记录系统的设计

PCIe总线不仅硬件接口简单,软件和PCI总线完全兼容,而且传输速度数十倍于PCI总线。针对载机任务系统实时视频采集记录的需求,设计了一种基于PCIe总线的航空视频采集记录系统,利用现场可编程逻辑器件(FPGA)实现了视频数据流的编解码和PCIe桥接口的设计,简化了硬件接口设计,提高了系统的工作效率。系统在某型数字化对抗训练系统中的实际应用表明该设计实用可行。

飞行训练视频记录系统的设计

与广泛流行的PCI总线相比,PCIe总线不仅硬件接口简单,软件和PCI完全兼容,而且速度数十倍于PCI,已经开始应用于航空电子系统中。文章介绍了PCIe总线在航空飞行试验视频采集中的应用,给出了硬件接口设计、逻辑设计和软件设计。在航电系统通讯设计中极具有典型性和实用性。

适合初学者入门的CPLD学习板

随着芯片常规制造工艺进入90nm，电子产品中越来越多地引入了硬件可编程芯片FPGA及CPLD，以简化线路结构及提高可靠性。开发FPGA及CPLD是现在电子工程师必须掌握的技能。在基于Verilog HDL或VHDL硬件设计语言的学习上，CPLD与FPGA的开发是完全相同的，其中CPLD价格较低，