期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
关于硅基片硬质掩膜形成的可行性研究
1
作者 新梅 《大连民族学院学报》 CAS 2001年第3期7-9,共3页
通过实验对热氧化工艺中的两种不同方法,即干氧氧化和水汽氧化进行了比较研究,证明了利用这种工艺形成硅基片硬质掩膜的可行性.
关键词 硅基片 硬质掩膜 可行性 热氧化工艺 干氧氧化 水汽氧化 热生长二氧化硅法 半导体工艺
下载PDF
改善金属硬质掩膜层刻蚀的工艺方法
2
作者 陈敏敏 《中国集成电路》 2019年第8期48-52,共5页
随着集成电路的深入发展,半导体器件对关键线宽(CD)的要求趋于严格,本文着眼于对金属硬质掩膜层刻蚀的研究。通过实验找到了影响硬质掩膜线宽(HM CD)、膜厚(THK)和形貌的重要参数,优化了金属硬质掩膜层刻蚀工艺。实验结果表明,O2是影响H... 随着集成电路的深入发展,半导体器件对关键线宽(CD)的要求趋于严格,本文着眼于对金属硬质掩膜层刻蚀的研究。通过实验找到了影响硬质掩膜线宽(HM CD)、膜厚(THK)和形貌的重要参数,优化了金属硬质掩膜层刻蚀工艺。实验结果表明,O2是影响HM CD的重要因素,其中O2与HM CD呈线性关系(y=1.595x+40.51,R2=0.9997)。Bias RF是影响THK的重要因素,与THK的线性关系为:y=-10.51x+129.75,R2=0.9999。Bias RF、O2、Cl2和Temp四个参数间的交互实验表明,O2和Bias RF均不会受其他参数的影响。同时,当Bias RF提高50%时,纵向刻蚀能力得到了加强,这可以改善金属硬质掩膜层的形貌。 展开更多
关键词 集成电路制造 金属硬质掩膜层刻蚀 28纳米 关键尺寸
下载PDF
55 nm金属沟槽通孔一体化刻蚀关键尺寸偏差与图形相关性研究
3
作者 聂钰节 江旻 昂开渠 《集成电路应用》 2018年第6期26-28,共3页
随着超大规模集成电路(VLSI)的特征尺寸不断缩小,在后段铜互联工艺中,为降低接触电阻(RC)延迟的影响,后段集成普遍采用低介电常数材料的双大马士革互连工艺。其中金属硬质掩模一体化刻蚀工艺是迄今为止最为先进的工艺,即能解决传统工艺... 随着超大规模集成电路(VLSI)的特征尺寸不断缩小,在后段铜互联工艺中,为降低接触电阻(RC)延迟的影响,后段集成普遍采用低介电常数材料的双大马士革互连工艺。其中金属硬质掩模一体化刻蚀工艺是迄今为止最为先进的工艺,即能解决传统工艺中所固有的低介电层顶部圆滑化,沟槽间的低介电层厚度变薄,又能解决侧壁角度变小等问题。但是金属阻挡层的引入以及金属沟槽和通孔同时刻蚀的进行,使得产生的聚合物更加复杂,金属互联沟槽关键尺寸受到影响更大。通过收集量产数据,对量产品的关键尺寸偏差和产品图形属性相关性进行分析,得到了刻蚀后关键尺寸和沟槽长度正相关性的创新性结论,可以帮助我们有效地预判新产品的关键尺寸大小,从而提前做出对应调整。 展开更多
关键词 集成电路制造 金属硬质掩膜 一体化刻蚀 关键尺寸偏差 透光率 沟槽长度
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部