二阶高精度离散时间Sigma-Delta调制器的设计

精度在14bit以上的Sigma-Delta调制器均采用高阶结构,从而存在复杂性较高的问题。本文采用二阶结构并借助Matlab SDToolbox设计一种使用开关电容电路结构实现的二阶16bit高精度Sigma-Delta调制器。通过对调制器的输出结果进行验证证明其具有16bit精度,从而降低了14bit以上调制器的阶数。通过对实际晶体管级电路的仿真,验证了该方法的有效性。

一种0.13μm-200MHz高速连续时间Sigma-Delta调制器设计

本文在SMIC 130nm CMOS工艺条件下设计一种高速连续时间Sigma-Delta调制器.该调制器采用了单环3阶一位量化正反馈结构,在采样时钟为128 MHz和过采样率为32的条件下,通过spectre和Matlab仿真验证.该调制器达到了2MHz的信号带宽和75dB的动态范围,在1.2V电源电压下其总功耗为20mW.

高性能连续时间Sigma-Delta调制器系统级设计

介绍了高性能连续时间Sigma-Delta调制器的系统设计和行为级建模的方法,并通过在噪声整形滤波器中加入一对零点改善了调制器带内信噪比.仿真结果显示,该调制器适用于转换精度14位,转换速率7.8Msps的多bit连续时间Sigma-Delta A/D转换器.

2.2MHz,8.3mW多位量化连续时间Sigma-Delta调制器设计

本设计完成了一款2.2MHz、8.3mW连续时间Sigma-delta调制器,可应用于无线通信领域.与传统的离散结构相比,连续结构在实现兆赫兹以上带宽的同时,显著降低了功耗,并且在低电源电压下也有很好的发展潜力.此Sigma-delta调制器采用前馈单环三阶四位量化结构,考虑了非零环路延时效应,设计了补偿网络.在标准0.18μm CMOS工艺下,完成了调制器电路的设计.经过Cadence Spectre仿真验证,调制器的信号带宽为2.2MHz,动态范围为69dB,在1.8V电源电压下,电路总功耗仅为8.3mW.

一种10MHz带宽70dB动态范围连续时间Sigma-Delta调制器

介绍了4阶反馈型连续时间Sigma-Delta调制器从顶层到底层的详细设计过程。采用数字置乱技术,降低失配对输出杂散的影响,使失配产生的谐波被转换为噪声,并被移出通带外。将谐振腔内嵌于调制器环路中,以改善带内信噪比。采用三级前馈型放大器,调制器具备更高的能效。该调制器基于65 nm CMOS工艺设计并流片。测试结果表明,在时钟频率为614.4 MHz、信号带宽为10 MHz时,调制器的SNDR为70.1 dB,动态范围达70 dB。功耗为77 mW。该调制器芯片的内核面积为4.50 mm^2。

基于Matlab的宽带连续时间Sigma-Delta调制器设计

本文利用Matlab集成工具箱设计了一款单环三阶三位连续时间Sigma-Delta调制器.与离散时间调制器相比,连续时间调制器虽然对非理想因素较为敏感,但其在功耗、带宽方面却有着突出的表现.本文在设计过程中,加入了零阶反馈环路对额外环路延时进行吸收,并对连续时间调制器最主要的三种非理想特性进行了分析.最终基于65nm CMOS工艺,设计电路并完成版图,通过spectre仿真,本文设计的调制器在10MHz带宽下,可以达到78.20dB的信噪失真比,且功耗仅为5.39mW.

基于连续时间Sigma-delta调制器的超声成像系统

通过对基于Sigma-delta ADC的超声成像系统的研究,我们提出了基于连续时间Sigma-delta调制器的超声成像系统并分析了适合于超声成像系统的连续时间Sigma-delta调制器,通过实验说明了系统省去Sigma-delta ADC中数字部分的可行性。与传统超声成像系统相比,该系统大幅度地降低了功耗。

应用于连续时间∑Δ调制器的时钟抖动建模方法

提出了一种能够快速而精确地模拟时钟抖动的建模方法,可应用于连续时间Sigma-Delta调制器(continuous-time sigma-delta-modulator,CT-SDM)等系统的仿真与验证。相较于传统的基于离散时间的建模方法,所提出的一种基于连续时间的模型,可以灵活地应用于各种连续时间电路中,且可在保证精度的情况下,快速完成仿真。给出了关于时钟抖动的理论分析和该模型的数学理论推导,并通过搭建一个完整的连续时间Sigma-Delta调制器,验证了所提时钟抖动方法的正确性与可行性,仿真时间在数十秒内。

基于双噪声耦合技术的连续时间Sigma-Delta ADC设计

连续时间Sigma-Delta调制器被大量应用于音频电子系统及其他领域。设计采用单环二阶连续时间系统架构,包含分段式7 bit Flash量化器,提出了双噪声耦合结构。通过对系统结构的改进,二阶系统有很好的稳定性,能实现三阶的噪声整形效果,对DAC失配、环路延时、放大器有限带宽等非理想特性有着非常好的鲁棒性。仿真结果显示,在3 M的输入信号带宽,16倍的过采样率时,调制器信噪失真比(SNDR)达到96.9 d B,有效比特数(ENOB)为15.8 bit,输入信号动态范围(DR)为98 d B。

一种12bit连续时间Sigma-Delta ADC设计

文中提出一种连续时间sigma-delta模数转换器(ADC)。在sigma-delta调制器的设计中采用低功耗的三阶单环结构,并通过采用NRZ反馈脉冲响应及单bit量化器结构来降低非理想因素对电路的影响。仿真结果表明在25 MHz的采样频率下,可实现200 kHz的信号带宽以及70 dB的信噪比。其采用标准的0.35μmCMOS工艺,在3.3 V的电源电压下功耗仅为7 mW.