宽带通信芯片中级联积分梳状插值滤波器的优化设计

级联积分梳状(CIC)滤波器由于其结构简单、高效等优点,经常作为宽带通信芯片中的抽取器或插值器。随着通信系统以及超大规模集成电路的发展,芯片集成密度越来越高,需要对芯片中关键模块积分梳状滤波器进行面积的优化。为此,设计一种应用于无线宽带射频芯片的CIC插值滤波器。通过位宽优化方法减少滤波器内部节点位宽,并在增益校正部分采用输出截位后的正则有符号数字量编码乘法代替全位宽二进制补码乘法。实验结果表明,与优化前的CIC插值滤波器相比,该滤波器的电路面积可优化58%左右。

基于外推和级联积分梳状滤波器的多普勒插值方法

INS/GPS深组合导航系统的本地码和载波数控振荡器(NCO)控制量的计算需要利用滤波修正后的惯导位置信息或速度信息,其中的多普勒频移计算需要同时利用位置和速度信息。基带I、Q信息的更新率通常为1 kHz,利用惯导信息解算出的多普勒频移为100 Hz,利用级联积分梳状(CIC)滤波器进行插值有效解决了二者更新率的匹配问题。此外,导航滤波器的更新频率通常为1 Hz,惯导解算频率为100 Hz,对于低精度惯导系统,在滤波修正周期之间误差累积较快,利用外推方法有效控制了惯导解算误差。通过半实物仿真分析,基于外推和CIC滤波器的在线插值结果与基于B-样条插值结果对比,误差标准差约为1 Hz,误差的频谱被限定在0.02 Hz以内,结果表明了该方法的有效性。

积分梳状滤波器在FPGA中的实现

本文介绍了积分梳状滤波器(CIC)的原理和基本特点,讨论了积分梳状滤波器抽取因子的确定方法及其在PFGA中的实现。

基于DSP Builder的CIC梳状滤波器的设计

CIC梳状滤波器具有结构简单、规整,占用存储量小,不需要乘法器,实现简单且速度高等特点,在高速抽取或插值系统应用广泛。采用DSP Builder软件工具,在Simulink平台上构建了一级4阶CIC梳状滤波器仿真模型,通过多种EDA工具仿真与分析,最终在EP2C35F484C8型FPGA得到了最高响应速度为138.89 MHz的高速CIC梳状滤波器,其性能远优于DSP通用处理器的实现方式。

级联积分梳状滤波器与DSP的实现

级联积分梳状滤波器(CIC)在数字信号处理中有着广泛的应用,特别适合用在信号带宽为窄带的降采样、升采样的数字变频中。首先对CIC的原理与DSP实现进行分析,然后给出了不同寻址方式的存储器安排图。

基于FPGA的级联积分梳状滤波器设计与实现

针对软件无线电中的多速率信号处理,介绍了级联积分梳状滤波器的基本组成及设计原理,给出了基于FPGA的具体设计方案及实现方法。仿真结果表明,该设计简单合理,使用灵活方便,具有良好的性价比,可应用于各种多速率信号处理系统。

级联梳状积分滤波器的原理及FPGA实现

在软件无线电的下变频模块中,级联梳状积分滤波器有着重要的应用,其主要作用是信号的抽取与低通滤波。文中总结了级联梳状积分抽取滤波器的理论要点,并介绍了采用FPGA的滤波器设计方法,给出了仿真结果,并加以分析,从而证实了设计的可靠性和可行性。

FRM滤波器中应用积分梳状滤波器的研究

传统的频率响应屏蔽(Frequency Response Masking,FRM)滤波器由多个含有乘法器的滤波器构成,计算复杂度较高。提出了一种改进窄带低通FRM数字滤波器设计复杂度的方法,使用积分梳状滤波器作为屏蔽滤波器,以达到设计窄过渡带的滤波器的要求。仿真结果表明,在降低窄带低通FRM滤波器计算复杂度方面效果明显,有效地减少了乘法器的使用,降低了目标滤波器设计的阶数。该方法可以应用于窄过渡FRM数字滤波器的设计中。

积分清零与积分梳状滤波器在抽取滤波中的应用研究

抽取滤波器的设计是全数字软件接收机中的关键技术,选择合适的抽取滤波器可以使得效率和资源达到最佳的平衡。积分清零和积分梳状滤波器是两种实现简单、滤波性能较好的数字抽取滤波器。这两种滤波器在中频数字接收机中都有重要的应用。从原理上分析和研究了这两种滤波器频域响应,总结了积分梳状滤波器的设计方法。提出了两种滤波器结合应用的方法,并建立模型验证在性能方面的提高。在实际应用中,说明了两者在本质上相同但在结构上的差异,因此在应用中加以区分。通过两种滤波器在相干解调电路和同步电路中的仿真,进一步说明两种滤波器的设计和实现准则。

可编程多级级联积分梳状内插滤波器的设计

从原理上分析了级联积分梳状滤波器(CIC滤波器)的特点,及主要参数对滤波器性能的影响。设计了多级级联CIC内插滤波器,利用"剪除"理论对每一级的输出位宽进行有效截取,在满足设计精度的前提下,不浪费硬件资源。采用多相滤波结构,将滤波器的工作时钟降低到单项滤波结构的1/4,降低运算模块设计难度,最高可实现1 GHz的工作频率。为满足不同的应用环境要求,设计了可编程控制模块,可实现2~63倍的不同插值。应用于某数字上变频电路中,基于0.18μm CMOS工艺流片,测试结果验证了所设计的滤波器功能可满足实际应用需求。

类梳状补偿滤波器设计与仿真

积分梳状(CIC:cascaded integrator comb)滤波器由于具有运算速度较快,占用资源少等优点,而被广泛应用于多信号抗混叠系统中.针对传统CIC滤波器因简单级联而带来的通带失真增大和阻带衰减减小的缺陷,本文基于CIC滤波器的传递函数以及频谱特性分析,提出了一种类梳状补偿滤波器(SCC_CIC:similar to comb compensation CIC)的设计方案,根据实际需要调整参数和来满足设计要求.同时,利用多相分解技术重构滤波器结构,提升了整个系统的运行效率,且实现复杂度较低.通过MATLAB仿真实验及分析,相比N=2的同级联数的传统CIC滤波器、ISOP_CIC(interpolated second-order polynomials CIC)和SCIC(sharpening to cascaded integrator-comb)滤波器,SCC_CIC滤波器在fs处的阻带衰减分别增加近了80d B、60d B和70d B,在fc处分别补偿通带失真97.3%、90.1%和-2%,整个滤波器的运算量减小到1/D,滤波器的精确度基本保持一致,使得SCC_CIC能够较好地应用在抗混叠滤波系统中.

星座卫星通信系统前向链路梳状滤波器补偿设计

针对星座卫星前向链路数字上调频部分最后一级梳状滤波器（CIC滤波器）频谱特点，设计了一个低通补偿滤波器，它能有效弥补CIC滤波器通带内的频谱衰减，两者合成一个较理想的低通滤波器，与前一级基带成形滤波器配合能有效抑制码间干扰，整体阻带旁瓣也较小。最后将该补偿滤波器与基带成形滤波器合成一个滤波器，与后面CIC滤波器组成二级内插，这样可以不用任何乘法结构单元实现基带成形，从仿真结果上看效果较好。这种频谱补偿设计的思路，可以推广应用在数字下调处理、陷波器、均衡等领域。

基于FPGA的切比雪夫梳状补偿滤波器

积分梳状(CIC)滤波器因结构简单和良好的抗混叠性,被应用于各种信号处理系统中.针对传统CIC滤波器通带失真较大和阻带衰减较小的问题,通过分析CIC滤波器的特点,提岀了一种切比雪夫梳状补偿滤波器(C-CIC).MatLab仿真结果表明,与传统CIC、内插二阶多项式级联积分梳状滤波器(ISOP-CIC)和余弦积分梳状滤波器(CIC-COSINE)相比,当CIC级联的级数相同时,C-CIC滤波器在频率fc处通带幅值的失真和频率%处的阻带衰减都得到了较大改善.经过FPGA的设计工具Quartus仿真得知,达到相同的幅频特性时,C-CIC滤波器消耗的片上资源少于ISOP-CIC和CIC-COSINE滤波器.C-CIC滤波器可以更好地应用于波长调制-可调谐二极管激光吸收光谱(TDLAS)系统中.

数字接收机中CIC滤波器的设计

CIC(cascaded integrator comb)滤波器的结构简单,需要的存储量小,是被证明在高速抽取和插值系统中非常有效的单元。它主要用于采样速率的抽取,同时具有低通滤波的作用。CIC滤波器的主要特点是,仅仅利用加法器、减法器和寄存器,因此占用资源少、实现简单且速度高。介绍了CIC滤波器的基本组成原理,并在此基础上,提出了滤波器的各项参数的选择和设计CIC滤波器的基本方法,用Verilog HDL语言在FPGA和MATLAB上分别进行了仿真,并且验证了设计的可靠性和可行性。

基于FPGA的CIC滤波器实现

CIC滤波器已经被证明是在高速抽取和插值系统中非常有效的单元。针对软件无线电中的多速率信号处理,结合二进制补码表示法,介绍了积分梳状滤波器的基本组成原理,以及决定滤波器性能的参数选择。最后给出了基于FPGA的具体实现方法及仿真结果。

基于FPGA的CIC滤波器的设计

级联积分梳状(CIC)滤波器是一种被广泛应用于软件无线电中实现抽取或者插值的高效滤波器。它主要用于降低或提高采样率,同时也具有低通滤波的作用。CIC滤波器的主要特点是,仅利用加法器、减法器和寄存器(无需乘法运算),占用资源少,实现简单且速度高。针对软件无线电中的多速率信号处理技术,以降低采样率为例,首先简要总结了CIC滤波器的理论要点,重点介绍了基于FPGA的CIC滤波器具体设计方案和实现方法;然后运用VHDL语言在FPGA上进行了仿真、综合,仿真结果验证了设计的有效性和可行性。最后将其成功地运用于DDC芯片的开发中。

基于多相结构和部分锐化的CIC抽取滤波器

该文将传统的CIC(Cascaded Integrator Comb)滤波器传递函数分解为递归和非递归部分,可独立调整两者的级联因子;对递归部分进行尖锐化处理改善滤波器的通带衰落,利用电路的等价交换性将抽取因子提前使其工作在低采样率;对非递归部分进行多相分解,实现高速滤波。计算机仿真表明:与传统的CIC、锐化CIC滤波器相比,改进的CIC具有好的通阻带特性;并从通带衰落和混叠抑制的角度,分析了递归和非递归部分的级联因子的取值对整个改进的CIC滤波器特性的影响。

基于FPGA的CIC抽取滤波器设计与实现

现场可编程门阵列(FPGA)器件广泛应用于数字信号处理领域,而使用VHDL或Verilog HDL语言进行设计比较复杂。针对软件无线电中的多速率信号处理技术,提出了一种采用DSP Builder实现级联积分梳状(CIC)抽取滤波器的FPGA实现方案。软件仿真和硬件测试验证了设计的正确性和可行性。

一种基于CIC滤波器的有效锐化方法研究

介绍了对积分梳状滤波器（CIC滤波器）的有效锐化。所提出的锐化滤波器的结构由两个主要部分组成：一个梳状滤波器的级联部分和一个锐化滤波器部分。所提出的方案使得滤波器中锐化部分的工作速率比输入速率大为降低，其频谱响应特性比传统的也有所改进。通过MATLAB仿真，可看出改进锐化后的滤波器性能更优。

软件无线电采样率转换中的CIC滤波器性能改进

该文描述了一种软件无线电采样率转换中的C IC滤波器性能改进的方法。软件无线电是具有高度灵活性、开放性的新一代无线通信系统;C IC滤波器实现简单,只用加减法就可以有效地执行采样率转换,而且具有较好的抗混叠和抗镜像性能,所以经常被应用于整数倍抽取和内插变换,传统的C IC滤波器是不适用于软件无线电的。该文通过分析传统的C IC滤波器结构特点以及目前已经存在的改进方法,通过控制改进型C IC滤波器的梳状滤波器级的延时,分析采样率转换因子和延迟序列的取值问题,合理的取值方案可以得到较好的旁瓣抑制和镜像衰减,并通过MATLAB进行仿真证明之。