分段式电流型DAC的INL和DNL随机过程模型

基于随机过程中布朗桥运动理论,提出了一种积分非线性误差(INL)和微分非线性误差(DNL)与DAC分段比的数学模型,该模型与蒙特卡罗仿真方法进行了比较验证。结果表明,两者数据结果相差不超过0.5%,但是仿真时间比Monte Carlo仿真减少了20倍。低位采用二进制码编码的数模转换器,INL与DNL随分段比s:(N-s)变化趋势相同。当s:(N-s)<1/2时,INL与DNL较小;当s:(N-s)≥1/2时,INL与DNL随分段比增加略有降低,考虑到芯片面积等因素,选择s=[N/2]为佳。该模型可望用于高速视频解码及其相关领域。

基于布朗运动的分段式电流舵DAC成品率研究

根据随机过程布朗运动理论,基于分段式电流舵D/A转换器的积分非线性概率密度,建立了积分非线性误差(INL)和D/A转换器分段比的数学模型,获得电流源失配对芯片成品率影响的近似公式,并通过蒙特卡罗方法进行了仿真验证。结果表明,低位采用温度计码编码的D/A转换器成品率较低,而低位采用二进制码编码的D/A转换器成品率较高。当转换位数N<12时,二进制数码越大(>[N/2]),成品率越大;N≥12时,二进制加权码位数不宜过大。

一种新颖的数模转换器静态参数内建自测试方法

提出了一种新颖的数模转换器(DAC)静态参数内建自测试(BIST)方法.该方法采用斜坡信号发生器和两个参考电压作为标准信号源和误差极限电压,测试DAC的四个主要的静态参数:失调误差(offset),增益误差(gain error),积分非线性误差(INL)和微分非线性误差(DNL),有效地节省了参考源的数目.静态参数计算的优化以及测试器件的共享使得BIST电路所占芯片面积大大减小.仿真结果表明该方法是一种简单的测试DAC静态误差的内建自测试结构.

TLC5615型10位D/A转换器测试技术研究

介绍了TLC5615型10位数模转换器电路的工作原理、结构框图和封装形式以及数字通信接口协议,研究了其功能、静态参数和动态参数的测试方法和原理。重点分析了基于J750大规模集成电路测试系统上静态参数的测试技术,得出了在J750测试系统上获得斜波曲线和使用VBT编程计算静态参数的方法。

一种10位50MHz电阻分压型D/A转换器

实现了一个可驱动传输线的采样时钟频率为50 MHz、精度为10位的电阻分压型数模转换器(DAC)。“dual ladder”、“best INL”矩阵式布局等新技术的采用,使得电阻串无需校正即可达到10位的精度。同时,通过运放复用技术,可在不消耗额外功耗的前提下实现阻抗匹配,并达到1.2 V的输出摆幅。该DAC在0.18μm数字CMOS工艺上得以验证实现,芯片面积为0.5 mm2,积分非线性误差(INL)为±0.45 LSB。在3.3 V电源供电、50 MHz的采样频率下,信噪失真比(SNDR)达到61 dB,功耗为55 mW。

AD转换器全码测试的研究与实现

本文主要探讨AD转换器全码测试的原理及实现方法,并说明了如何基于国产JC-3165测试系统完成对AD转换器的静态参数的测试。AD转换器全码测试模块包含高精度电压源、高精度波形产生器、ADC输出码存储器3大部分。高精度电压源提供AD转换器的电压基准;高精度波形产生器提供AD转换器的模拟交流或直流输入电压;存储器用于存储AD转换器的数字输出数据;最后让测试系统中的图形控制器和定时产生器与全码测试模块同步工作,同时存储输出码;分析输出码即可得出DNL、INL等参数。

A/D转换器INL、DNL的一种快速测试方法

本文介绍了一种 A/D 转换器静态性能参数指标 INL、DNL 的测试方法,该方法更加快速有效,本文对测试原理和方法也进行了描述。

DA转换器全码测试的研究与实现

本文主要探讨DA转换器全码测试的原理及实现方法,并说明基于国产JC-3165测试系统完成对DA转换器静态参数的测试。DA转换器全码测试模块包含码型发生器、程控电压基准、波形分析模块三大部分。码型发生器提供DA转换器的输入数码;程控电压基准提供DA转换器所需的基准电压;波形分析模块用于测试DA转换器的输出电压;最后利用测试系统的图形控制器和定时产生器与全码测试模块同步工作,同时记录全码产生的输出电压;分析输出电压即可得出DNL、INL等参数。