序列生成式全状态移位计数器研究与设计

由于传统移位计数器状态利用不足 ,本文提出全状态移位计数器。通过分析移位计数器状态转换特点 ,得到全状态移位计数器状态转换规律。根据这种转换规律 ,总结了反馈序列的构成 ,给出了反馈序列算法以及从反馈序列求反馈函数的方法 。

移位计数器在彩灯驱动电路中钟摆控制的实现与仿真

双向移位寄存器74LS194是一种中规模集成电路,可构成移位寄存器型计数器.本文介绍了74LS194的功能,以及由两片74LS194级联构成的双向环形移位计数器的电路结构和输出状态;用双向环形移位计数器、方向控制电路四位二进制计数器74LS161、D触发器和集成逻辑门电路设计实现了彩灯驱动电路中的钟摆控制功能,并通过软件对其进行仿真,仿真结果显示电路设计达到钟摆控制的要求.

环形移位计数器在彩灯控制电路中的应用

双向移位寄存器是一种中规模集成电路,可构成移位寄存器型计数器。文中介绍了双向移位寄存器的功能,以及由其构成的环形移位计数器的电路结构和输出状态。设计并论述了由环形移位计数器控制的单灯单向和双灯反向两种彩灯控制电路,说明对于较简单的彩灯控制要求,可以实现结构简单、稳定可靠、经济适用的控制电路。

扭环形移位计数器在彩灯控制电路中的应用

双向移位寄存器是一种中规模集成电路,可构成移位寄存器型计数器。文中介绍了双向移位寄存器的功能,以及由其构成的扭环形移位计数器的电路结构和输出状态,设计并论述了由扭环形移位计数器控制的单向增减和双向递增两种彩灯控制电路,说明对于较为简单的彩灯控制要求,可以实现结构简单、稳定可靠、经济适用的控制电路。

任意进制移位计数器研究与实现

针对移位计数器能否实现任意进制问题 ,探讨任意进制移位计数器实现的可行性 ,并根据反馈信号与电路状态转换间特定关系 ,总结了任意进制移位计数器反馈序列构成规律 ,提出了任意进制移位计数器反馈序列算法及求解反馈函数方法 。

一种新型任意多模移位计数器

提出了一种新型移位计数器,用实例讨论了各种双模、多模移位计数器的设计。因为移位计数器的设计可查已有的反馈函数表达式,所以十分容易。这种新型移位计数器不仅可以用于在吞脉冲技术中提高前置分频器的工作速率,而且特别适宜在有较大延迟的反馈控制系统中使用。

反馈式ECL记忆门的记忆性能和移位计数器

经过数学论证表明,改进反馈式ECL(MFECL)门可在二个状态中任一态保持稳定,所以认为MFECL门就是一种ECL记忆门或D锁存器.提出了一种由两个ECL记忆门组成的ECL主从D触发器.在上述理论基础上,利用此主从D触发器设计出5进制移位型计数器.经过计算机模拟上述电路,验证了理论和电路的正确性.

多值移位型计数器设计

分析和讨论了基于全状态图的多值移位型计数器的设计方法,指出了当将该方法用于更多值的移位型计数器的设计时,将变得非常复杂,失去了直观性和方便性的特点.提出了多值全状态表及基于全状态表的多值移位型计数器设计方法.此方法能解决上述问题,并给出了二变量四值移位型计数器的设计实例.

全状态移位型计数器

针对移位型计数器存在状态利用不足这一问题提出了全状态移位计数器从四位扭环移位计数器状态图中两个有效循环出发分析了四位全状态移位计数器的设计通过讨论拆环链合形成具有移位转换规律的完全状态图得到四位全状态移位计数器反馈函数卡诺图以及反馈函数表达式并给出了任意位全状态移位计数器反馈函数一般表达式

能自启动的移位型计数器的新设计

本文分析了移位型计数器不能自启动的原因 ,在此基础上提出了基于多码状态分配的能自启动的移位型计数器的设计方法 .该方法避免了二次设计 ,具有设计简捷及电路较为简单等优点 .

按规则序列设计的移位型计数器

本文介绍一种按规则序列设计的移位型计数器。此类计数器设计方便 ,电路简单 ,译码电路简单 。

多位全状态移位型计数器的实现

M序列信号可以模拟白噪声 ,广泛应用于扩频通信、数字加密、数字系统测试等领域。如果能够将移位型计数器的全部状态加以利用 ,实现AllStatesSequence信号 ,则既可以实现同步计数 ,还可拓宽移位型计数器的应用领域。

自启动移位型计数器的通式设计

分析了自启动移位型计数器的传统最简设计和多码状态分配设计,给出了由JK触发器构成的环形计数器、含全零格环形计数器、扭环形计数器及2n-1计数器的设计通式,并对各种设计方法进行了比较。

三值移位型计数器设计

在分析二值移位型计数器的设计方法的基础上,利用多值电路的高信息密度,提出了三值移位型计数器的设计,运用该方法可以设计任意进制的三值移位型计数器,并且通过选择最佳设计方案找到最简单的控制逻辑电路.

能自校正的单输入移位型计数器的新设计

提出了基于多码状态分配的能自校正的单输入移位型计数器的设计方法，该方法避免了二次设计，具有设计简捷，电路较为简单以及校正时间短等优点。

一种基于FPGA的分频器的设计

文章设计了一种利用移位型计数器进行设计的分频器,并且可以通过改变反馈网络来控制分频系数或寄存器个数实现任意整数分频。通过VHDL硬件描述语言设计,在QuartusⅡ软件下进行功能仿真,测试结果证明了该设计的可行性。

基于FPGA的全状态伪随机序列发生器的实现

针对伪随机序列信号产生的疑难问题,提出了通过设计非线性移位计数器的反馈网络函数,并根据伪随机序列三个性质,即平衡特性、游程特性、相关特性,遴选出能够实现性能优良的多位全状态伪随机序列发生器的非线性网络.给出了应用VHDL语言实现8位全状态伪随机序列的程序及应用MAXPLUSⅡ软件对该序列进行仿真的结果,并通过现场可编程阵列FPGA实现全状态伪随机序列发生器.

一种频率比较和测量方法的研究

提出了一种新的频率比较和测量方法。通过逐个周期比较被测频率和参考频率信号，获得差频及频率的高低指示。