可调节跳变概率硬件木马检测方法

研究了芯片设计和制造过程中的硬件木马植入方法和检测技术,考虑到现有的检测方法存在木马激活时间较长或面积开销较大的问题,提出一种可调节跳变概率的加速硬件木马检测方法。该方法根据电路拓扑结构,采用权值替换策略动态选择插入实现跳变概率调节的二路选择器的顺序,提高电路中稀有节点的跳变概率,降低木马激活时间,加速硬件木马检测,优化了面积开销。在ISCAS’89基准电路的实验结果表明,同现有的加速木马检测方法相比,本文方法的面积开销节省了44.1%~68.9%,稀有节点的平均跳变概率提高了19.0%~49.1%,且电路规模越大,效果越明显。

基于向量优化的硬件木马检测技术研究

硬件木马具有隐蔽性高,破坏性大的特点,它对集成电路安全提出了重要的挑战。如何检测集成电路中的硬件木马成了集成电路行业研究的热点。本文从向量优化的角度出发,分析了稀有节点的触发与硬件木马激活之间的关系,旨在精简激活硬件木马的向量集,从而能够将硬件木马的检测效率提高。基于稀有节点翻转概率低的特点,本文提出了优化向量提高稀有节点翻转概率的方法,触发依靠稀有节点提高隐蔽性的硬件木马。实验结果表明,基于稀有节点触发为目标的优化算法能够更高效率激活硬件木马。

基于A2-RO电路版图填充的硬件木马抗植入方法

集成电路芯片制造过程中,攻击者可以利用电路版图中的空白区域植入硬件木马。为此,提出了一种基于A2-RO电路版图填充的硬件木马抗植入方法,以减小电路版图中的空白区域为防护目标,设计了能够动态监测稀有节点翻转情况的功耗表征结构A2-RO,并提出了迭代填充算法及路径构建算法,通过在电路版图的空白区域中智能化地构建A2-RO电路,提高了电路的安全防护水平。基于SMIC 180 nm工艺,以ISCAS’85和ISCAS’89中的基准电路作为研究对象进行仿真验证。仿真结果表明:版图填充后,芯片的面积利用率提高至95%以上,剩余空白区域无法填充最小尺寸的标准单元。A2-RO电路移除攻击后的侧信道电流变化值为1.921 mA,有效实现了对版图空白区域的防护。版图填充的额外布线资源开销可控制在7%以内,对关键路径延时的影响在1.2%以内。

基于安全授权密钥的增强型逻辑加密算法

针对目前集成电路(IC)伪造和知识产权(IP)盗窃等硬件安全威胁,提出一种基于安全授权密钥的增强型逻辑加密算法.该算法通过稀有节点分析方法定位"密钥门"插入的位置,由密钥逻辑模块生成的全相关的次级密钥作为密钥门的输入;通过植入密钥安全对来抵抗攻击者利用路径敏感攻击对密钥进行破解,可增强逻辑加密方法的鲁棒性,进而提高电路的安全性.以ISCAS'85和ISCAS'89的基准电路作为研究对象进行仿真验证,结果表明:初级密钥和次级密钥的相关性达到了100%,错误密钥和正确密钥的输出损坏率达到了48%,有效地保证了授权密钥不能被破解;在选择合理密钥规模的情况下,电路额外增加的面积可控制在10%以下.