用二阶锁相环原理分析射频放大链快速自动相位校正反馈环

本文根据二阶锁相环的理论,分析了射频放大链快速自动相位校正反馈环路。指出它除了能以零的稳态相差跟踪相位阶跃的输入信号外,还在环路等效噪声带宽方面得到优化设计。

一种全数字锁相环的设计与应用

介绍一种采用FPGA设计实现的ADPLL的结构及特点,并用该锁相环产生SDH设备的外同步时钟。由于该锁相环的负反馈时钟采用了初始受控分频设计、并采用了合理的环路滤波算法,该ADPLL同传统的数字锁相环(DPLL)一样,在参考源切换过程中输出时钟平滑稳定;同时也和传统的模拟锁相环(APLL)一样,在锁定状态下有稳态相差。对输出时钟的测试表明,该ADPLL产生的SDH外同步输出时钟满足系统的应用要求。

复合环路锁相系统设计及其测时应用

本文分析了锁相环路在超声波传播速度测量中的应用以及稳态相差对测速的影响。并且分析了复合环路提高锁相精度的方法,以及利用TLC2932为主构成的系统。使超声波测速系统的测时精度达到10-7量级。