一种高速低功耗的三端口寄存器堆的设计

本文阐述了一个 1 2 8× 32 bits的三端口寄存器堆的高速低功耗设计 ,说明了分块结构的确定、存储单元的改进以及其他部分电路的设计。在 TSMC0 .2 5 μm CMOS工艺下实现版图的设计 ,并在 2 .5 V工作电压下进行了后仿真。该寄存器堆的工作频率最高可达 5 0 0 MHz,功耗约为 5 5 mw。

多端口高速通用寄存器文件设计优化

文章介绍了采用0.13!m、1.2V工艺实现的600MHz、144×65位、20端口(8写12读)通用寄存器文件。在设计中采用了分体、单端读写、端口共享和预充敏感放大等技术,达到了高速和高密度的双重目标,满足了X高性能微处理器的性能要求。

基于自适应时序匹配的低延迟寄存器堆

指出半导体工艺与晶体管特性参数的随机波动随着芯片特征尺寸不断减小越来越大,传统的基于预匹配的寄存器堆设计方法必须通过增大匹配裕量来保证读写操作的可靠性,为了克服制约寄存器堆性能提升的这一关键因素,提出了一种基于自适应时序匹配的低功耗寄存器堆电路结构。该结构通过对多端口寄存器堆的访存时序进行自适应匹配与调优,达到减小寄存器堆访问延时、降低功耗以及提高芯片工艺敏感度的目的。电路及版图仿真结果显示:基于该方法实现的3读2写32×64 bit寄存器堆,在SMIC 40nm工艺条件下,芯片面积为135.5μm×65.1μm,访存延迟为357ps,相比于传统的Chain Delay匹配技术,延迟减小22%,功耗降低35%。

利用DLL技术实现化学虚拟仪器的端口操作

通过采用Windows下的动态链接库技术(DLL),在VC中将对端口寄存器的读写操作封装起来作成DLL供VB调用,实现了开发化学虚拟仪器时对底层物理端口访问,极大地方便了后续软件开发.

RTAI实时操作系统在多轴联动电火花加工数控系统中的应用

数控系统软硬件平台近年来的快速发展,为多轴联动电火花加工数控系统的提升带来了新的机遇。针对广泛采用的上下位机式数控系统中上下位机间通讯的瓶颈问题,利用实时操作系统与双端口寄存器在上下位机间通讯与数据传输的时间确定性和效率的优势,对原有自主开发的多轴联动电火花加工数控系统进行了改进,增加了实时通讯的功能,充分利用上下位机的双核优势冲破之间的瓶颈,并结合先进的B样条曲线插补算法,显著提高了数控系统的性能。闭式整体叶盘的加工实验证明新的数控系统体系架构能提高复杂零件的加工效率。

存储器内建自测试技术在芯片设计中的应用

针对SoC芯片中存储器模块的测试问题,在结合设计工具的基础上,提出了存储器的测试结构和方法,并且讨论了存储器模型的应用与调试。