基于FPGA的FIR数字滤波器的实现

减少系统资源占用,提高运算速度与运算精度一直是FIR数字滤波器的研究中的主要课题。采用VHDL语言在FPGA上实现一种FIR数学滤波器。该滤波器采用CSD-RAG编码,利用公共因子来构建加法树。相对于传统的乘累加结构与DA查表法,能大量地降低系统资源占用,同时采用整数量化抽头系数,提高数据处理的精度。

正交检波中滤波器的优化设计

正交检波是重要的信号处理技术 ,本文研究了他的核心器件滤波器在 F PGA中的实现方法。与优化了的低通滤波器实现相比 ,本文提出的方法综合使用了多相滤波和简化加法器图技术 ,在镜频抑制比有所改善的同时 ,数据吞吐率加倍 。

一种低面积低功耗RGB到YCbCr色彩空间转换电路实现方法

本文提出了一种低面积低功耗RGB与YCbCr色彩空间转换的电路实现方法。首先提出一种结合简化加法器图(Reduced Adder Graph, RAG)的公共子表达式消除(Common Subexpression Elimination, CSE)的电路实现,然后提出一个提高精度的补偿方法。最后采用TSMC 0.18um工艺对所提出的算法进行综合和布局布线。仿真和综合结果表明相比于传统的正则有符号数字(Canonic Signed Digit, CSD)编码系统,采用本文提出的结合CSE和RAG的RGB到YCbCr空间转换电路实现方法面积和功耗减小了20%,补偿算法提高了系统精度。

可变带宽FIR低通滤波器设计和RAG算法系数综合

提出使用简化加法器图算法综合可变带宽FIR数字滤波器。首先使用谱参数的方法建立可变带宽、线性相位的FIR低通数字滤波器的系统函数,通过使用加权最小均方的方法,得到了滤波器系数的最优表达式。然后基于可变滤波器结构为定系数FIR子滤波器线性组合的特点,提出使用简化加法器图算法综合其硬件结构。该算法生成一种能最大程度地利用系数之间共享特性的加法器流图,使用较少的加法器个数和加法次数实现系数相乘。最后设计实例证明了可变带宽的有效性和该算法的高效性。

基于RAG的OFDM调制解调实现

高速FFT处理器的实现是OFDM系统调制解调的关键问题之一,文中采用简化加法器图(RAG)算法,结合流水线操作,在现场可编程门阵列(FPGA)上构建FFT的硬件模型,能减少蝶型运算中加法器数量30%以上,极大地提高了数字信号处理速度,更适合用于子载波数较多的OFDM系统进行大量数据的处理。