FFT处理器的算术测试与可测性设计

针对快速傅里叶变换处理器,本文提出了一种有效的可测性设计及其测试方案。测试时,该方案将处理器中的寄存器作为扫描链提高了其可控性,利用其中的加法器作为测试生成,生成的测试矢量能侦测处理器每个基本组成单元内部的任意组合失效。由于处理器中一些加法器、寄存器的再利用,以及电路结构的规则性,因而只需最少的额外硬件、面积开销即可真速、并行地实施该测试方案而不会降低电路性能。

算术心算过程40Hz脑电事件相关电位的分维特性研究

算术心算过程４０Ｈｚ脑电事件相关电位的分维特性研究１）张作生公佩祥彭虎李江明（中国科学技术大学生物医学工程研究所合肥２３００２６）关键词认知，４０Ｈｚ脑电事件相关电位（ＥＲＰ），分维．１）国家自然基金资助项目．收稿日期１９９５－０５－１１１引言用非线...