核心循环到粗粒度可重构体系结构的流水化映射

粗粒度可重构体系结构为数据密集型应用提供了灵活性和高效的解决方法,而应用中的核心循环消耗了程序的大量执行时间,满足核心循环在CGRAs上实现的性能/开销的严格约束仍旧是个重大难题.针对已有工作在研究映射核心循环到CGRAs上的不足,文中提出一种新颖的核心循环自动流水映射到粗粒度可重构体系结构上的方法.文中形式化了核心循环到CGRAs的流水映射问题,阐述了CGRAs的资源共享和流水方法,定义了其循环自流水CGRAs体系结构模板,并给出核心循环流水映射方法.实验结果表明,与已有的先进的方法相比,文中方法的资源占用率降低16.3%、吞吐量提高169.1%.

关键循环到粗粒度可重构体系结构的存储感知映射

针对已有工作面向粗粒度可重构结构(CGRA)研究循环映射的不足,提出一种新颖的存储感知的关键循环映射方法 MALP。该方法定义RCP_CGRA体系结构模型并阐述关键循环到CGRA的映射问题,通过引入结合数组分簇的多面体数据域划分方法进行循环存储分析,根据分析结果,结合体系结构资源约束实现了循环的有效映射。实验结果表明,与已有的方法相比,MALP方法能够快速分析存储需求并有效降低循环映射的资源占用率,提高数据吞吐量,进一步提升了CGRA上循环映射的性能。

一种基于体系结构模板的粗粒度可重构SoC设计方法

针对传统的面向应用领域的多核SoC体系结构设计方法存在系统结构探索空间大、设计复杂度高等问题,提出了一种基于体系结构模板的粗粒度可重构SoC系统架构设计方法。该设计方法以体系结构设计为中心,体系结构模板可重用、参数可配置,从而缩小了体系结构设计探索空间,提高了体系结构设计效率,降低了应用程序编译器开发复杂性。最后,以密码处理领域为例,将模板参数实例化,构建了一个面向密码处理领域的多核可重构指令集处理器SoC系统(Multi-RISP SoC)。实验结果表明,MultiRISP SoC系统与几个典型可重构平台在性能上相当,但系统构建更为快速高效。

南京小西湖街区微更新中结构改造的“构件——体系”方法

结构与空间的关系处理是既有建筑改造的关键问题。本文基于小西湖街区4个建筑改造工程项目的观察,归纳了“微更新”背景下既有建筑改造的多元设计目标、空间设计策略、结构改造策略,建构了结构与空间协同的改造设计方法体系,揭示了结构改造的“构件—体系”策略与空间改造的“形态—性能”策略的协同机制,为建筑改造设计提供了理论基础和实证参考。

基于虚拟仿真技术的专业群实训体系构建研究——以建筑钢结构工程技术专业群为例

虚拟仿真技术融入建筑钢结构工程技术专业群实训体系,对建筑钢结构产业数智化技术技能人才培养意义重大。本文基于虚拟仿真技术,研究建筑钢结构工程技术专业群“虚实结合、分层递进”实训体系的总体设计、“认知实训”+“课程实训”+“综合实训”三层对接实训教学体系的构建、“模块结构、八位一体”虚拟仿真实训平台的搭建,以及创新实训教学模式和建立虚拟仿真应用推进机制。基于虚拟仿真技术的钢结构专业群实训体系重构与实践,开发了钢结构优质虚拟仿真实训资源,打造了虚拟仿真实训教学科研团队,发挥了专业群示范引领作用。

基于自路由互连网络的粗粒度可重构阵列结构

互连网络在粗粒度可重构结构(Coarse-Grained Reconfigurable Array,CGRA)中非常重要,对CGRA的性能、面积和功耗均有较大影响。为了减小互连网络导致的面积开销和功耗并提升CGRA的性能,该文提出一种具有自路由和无阻塞特性的互连网络,构建了一种层次型的网络拓扑结构。通过这种互连网络,任意一对处理单元之间均可以建立连接和交换数据,而且这种连接是自路由和无阻塞的。实验结果显示,与已有结构相比,该结构以至多增加14.1%的面积开销为代价,获得最高可达46.2%的整体性能提升。

FastRMT:一种面向微体系结构创新的高速数据平面可编程系统

网络数据平面可编程(Data Plane Programmability)给网络转发设备的数据平面赋予强大的可编程性,在不更换设备的情况下,可以动态部署新型机制与服务,例如路由转发核心机制、网络安全控制功能、网内计算加速服务等.由此,数据平面可编程成为业界和学术界高度关注的新兴技术,并已在主流云服务提供商投入应用.可重构匹配表架构(Reconfigurable Match Table Architecture,RMT)由于出色的处理性能和采用P4语言灵活编程的特性,成为数据平面可编程的热点研究方向.然而,受困于RMT架构复杂的体系结构设计、芯片闭源的服务机制以及门槛较高的FPGA设计开发,使得RMT研究人员难以通过FPGA,对RMT创新设计以及100 Gbps以上真实性能场景进行敏捷验证.本文提出并实现了一种数据平面可编程系统FastRMT,首次开源了FPGA级的系统实现.FastRMT支持RMT架构可编程协议解析、自定义规则匹配、超长指令字的并发动作执行引擎等核心功能,支持P4语言对系统进行编程.FastRMT具备松耦合与模块化的特点,研究人员可以替换模块或者对系统进行动态重构,从而实现新型机制或体系结构的敏捷开发与验证.本工作包含交换机原型与网卡原型两种版本,支持主流FPGA芯片,系统可完成100 Gbps的报文线速处理能力,1500 B报文处理延迟仅为1.22μs,体现了FastRMT作为基础框架对微体系结构创新和生产线级别验证的优势和可行性.

基于存储划分和路径重用的粗粒度可重构结构循环映射算法

目前针对粗粒度可重构结构循环映射的研究主要集中在操作布局和临时数据路由,缺乏考虑数据映射的研究,该文提出一种基于存储划分和路径重用的模调度映射流程。首先进行细粒度的存储划分找到合适的数据映射,提高数据存取的并行性,再用模调度寻找操作布局和临时数据路由,最后利用构建的路由开销模型平衡存储器路由和处理单元路由的使用,引入路径重用策略优化路由资源。实验结果表明,该方法在循环的启动间隔、每周期指令数和执行延迟等方面均具有良好的性能。

粗粒度数据流网络处理器体系结构及原型系统设计

网络处理器是一种支持高速报文处理和转发的可编程通信集成电路.作为路由器中的重要组件,网络处理器设计不但强调高性能,还要求足够的灵活性以支持未来的网络协议.针对控制流网络处理器固定拓扑结构及指令级并行性开发方面的不足,采用粗粒度数据流设计思想,提出了一种粗粒度数据流网络处理器体系结构及原型——DynaNP.DynaNP不但可利用处理引擎内控制流执行方式获得高可编程性,还利用处理引擎间数据流执行方式有效开发报文处理中的任务级并行性.此外,DynaNP提供了处理路径动态配置机制,可有效提高系统流量.DynaNP的原型系统基于SoPC技术设计实现.多个PE和功能模块通过片上高速通信网络连接,其中,核心处理引擎采用嵌入式RISC处理器核LEON3实现,并采用指令集扩展技术优化网络协议处理.该原型系统可有效验证粗粒度数据流网络处理器的功能和关键技术.

粗粒度可重构结构的性能估计方法

在设计初期,估计粗粒度可重构结构的性能,对粗粒度可重构结构设计具有指导意义。在考虑局部数据存储器结构以及局部数据存储器与可重构阵列的接口结构的情况下,建立了粗粒度可重构结构的参数模型,使用改进的螺旋形绑定策略将应用算法DFG(Data Flow Graph)中的算子绑定到可重构阵列的处理单元上,提出了一种粗粒度可重构结构的性能估计方法。应用实例表明,在设计初期,该方法能得到周期精确的估计结果,有效地指导粗粒度可重构结构的设计。

基于FPGA的粗粒度可重构系统拓扑网络结构开发

针对粗粒度可重构系统架构的应用开发,本文提出了一个基于FPGA的粗粒度可重构系统架构验证平台及相应的互连拓扑网络结构开发流程.基于FPGA开发板,构建粗粒度可重构系统的验证模块及模块之间的拓扑互连被自动插入从而生成该系统架构的硬件验证平台.针对不同的应用,该平台可以根据拓扑开发流程对不同拓扑互连策略下粗粒度可重构系统架构的性能和功耗进行评估分析.大量实验表明:CGRA的互连网络对该系统架构的性能和功耗有着巨大的影响,最适宜的粗粒度可重构体系架构的互连策略取决于所选的拓扑结构.根据评估所获得的系统性能、功耗以及FPGA资源占用率,设计者可以在较短的开发时间内准确地确定该应用最适宜的粗粒度可重构系统的拓扑互连策略.

存算解耦合的粗粒度可重构阵列访存结构设计

粗粒度可重构阵列架构兼具灵活性和高效性,但高计算吞吐量的特性也会给访存带来压力。在片下动态存储器带宽相对固定的情况下,设计一种存算解耦合的访存结构。将控制逻辑集成在轻量级的存储空间中,通过可配置的存储空间隔离访存和计算的循环迭代,从而掩盖内存延时,同时利用该结构进行串联和对齐操作,以适配不同的计算访存频率比并优化间接访问过程。实验结果表明,该访存结构在目标架构中能够获得1.84倍的性能优化,其中乱序操作可使间接访问得到平均22%的性能提升。

可重构网络系统的模型及体系结构

当前信息网络正面临着各种新挑战,具有较强动态适应能力的可重构网络系统正成为人们关注的焦点.本文提出一种网络系统重构的框架模型和可重构网络系统中的主动重构策略,并在此基础上建立了分面立体型的可重构网络系统的体系结构.该体系结构融合了网络主动防御和灾难恢复的关键技术,设置了独立的控制管理面,具有更好的可控、可管和适应性,能够为网络系统的重构提供基础的、体系结构级的支持.

可重构计算机体系结构

介绍可重构的概念、可重构计算系统的基本结构、技术基础和技术关键；提出可重构计算机设计中存在的问题与解决方案．

一种可重构体系结构用于高速实现DES、3DES和AES

可重构密码芯片提高了密码芯片的安全性和灵活性,具有良好的应用前景.然而目前的可重构密码芯片吞吐率均大大低于专用芯片,因此,如何提高处理速度是可重构密码芯片设计的关键问题.本文分析了常用对称密码算法DES、3DES和AES的可重构性,利用流水线、并行处理和可重构技术,提出了一种可重构体系结构.基于该体系结构实现的DES、3DES和AES吞吐率在110MHz工作频率下分别可达到7Gbps、2.3Gbps和1.4Gbps.与其他同类设计相比,本文设计在处理速度上有较大优势,可以很好地应用到可重构密码芯片设计中.

基于扩展的构件依赖关系图聚类的体系结构重构策略研究

通过在软件体系结构层次实施软件重构,能够改善软件的质量、提高软件的易演化性。提出了扩展的构件依赖关系图的概念,将软件体系结构的逻辑依赖关系以及演化历史中蕴涵的演化依赖关系纳入到统一的表示中。进一步提出了基于扩展的构件依赖关系图聚类的体系结构重构策略,从而达到改善体系结构质量的目的。

可重构体系结构的特征及应用

文章介绍了可重构体系结构的概念、特征和应用。着重介绍了可重构体系结构的分类及其适用领域，可重构计算系统的总体结构特征和可重构处理单元RPU的结构特征，对基于FPGA的可重构系统和其他可重构系统进行了比较，并总结了当前可重构体系结构的优点以及存在的问题。

可重构多核片上系统体系结构综述

可重构片上多核系统利用不同粒度、不同耦合度的可重构资源,充分开发资源的并行性,兼顾硬件计算的高性能及软件实现的灵活性,且复用特性使其具备开发设计成本降低、产品面市时间缩短的优势。介绍可重构计算系统概念及其分类,从系统级层面回顾可重构多核片上系统体系结构的研究进展,讨论未来的研究趋势及需要关注的关键问题。

面向多网络体制并存的开放式可重构路由器体系结构设计与实践

针对现有网络设备在支持可重构和多网络体制并存方面存在的不足,提出了一种面向多网络体制并存的开放式可重构路由器体系结构。通过在控制、转发和交换体系结构设计上,采用虚拟化和硬件分区配置技术,能够对控制、转发和交换进行资源划分与隔离,将路由器中同一个硬件资源虚拟化为多个功能上独立、资源上隔绝的逻辑路由器实例,提高了核心路由器设备的开放性和安全性。

非细胞体系核重构过程的超微结构研究

用电镜观察Lambda DNA与非洲爪蟾卵提取物在非细胞体系内的核重构,发现Lambda DNA首先诱导形成类染色质结构,膜泡、核孔复合体围绕这一结构组装成双层核膜,同时类染色质也随着核膜的装配,表现出从致密凝聚到呈现松散均匀分布的变化。有工作表明,在由染色质诱导的核重构过程中,或者是膜泡先与染色质结合,然后有核孔出现,或者是核孔物质先与染色质作用,膜泡通过结合核孔物质形成双层核膜。我们观察由外源DNA诱导的核重构过程,则发现膜泡与核孔复合体先分别独立地与类染色质结构相互作用,然后核孔复合体再镶嵌到双层核膜中。