精简指令集计算机(RISC)的发展

本文主要论述了RISC的产生背景、基本设计思想、面向语言的结构、发展与应用前景,阐述了RISC在计算机领域中的重要地位和应用。

精简指令集计算机协处理器设计

针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验结果表明,与传统基于并行查找表的方案相比,该方案能够以较小的硬件代价加速AES与Gr stl运算。

精减指令集计算机(RISC)浅析

1、前言精减指令集计算机(RISC)的概念是70年代后期提出的,美国柏克利大学的 Patterson 教授和斯坦福大学的 John Hennessy 教授当时提出:程序员真正需要的是那些只花相当少机器周期的简单指令。

研华新一代的RISC（精简指令集运算架构）平台——一种高性能绿色能源处理核心技术

近几年来，消费电子市场的智能手机、平板电脑等RISC产品浪潮一波接着一波，导致最近只要跟RISC有关联的企业都很红火。而研华在RISC的领域的努力和现阶段的成果又是如何呢？

实现技术与计算机体系结构

本文主要从实现技术的角度来看计算机的RISC体系结构、Array体系结构、WSI体系结构以及Neuron体系结构的兴起与发展。

过程控制计算机系统安全架构的实现

对过程控制计算机系统的安全性能进行了分析 ,以宝钢 2 0 30冷轧连续退火机组过程控制计算机系统为例 ,详细介绍了利用设备冗余技术、硬件集群动态监控技术。

RISC妥协策略──仿真X86指令集

主要目标在于阐明ＲＩＳＣ系统设计者的妥协策略．面对着Ｘ８６结构巨大的软件优势，ＲＩＳＣ厂商只得采用仿真Ｘ８６指令的途径，以提高ＲＩＳＣ产品的竞争力．

64位微处理器体系结构发展回顾和展望(上)——2002年全国计算机体系结构学术会议技术报告

本文从回顾和分析64位微处理器历史、现状、未来发展出发,说明Intel和HP合作开发的IA-64EPIC体系结构IPF系列的先进性和开放性以及发展潜力,它将要取代64位RISC芯片成为未来系统设计和企业应用的主流平台。

RISC-V技术生态发展趋势及未来展望

一、引言芯片已广泛应用于智能手机、计算机、汽车、医疗设备等领域,推动世界数字化发展进程。芯片的制造和设计已成为现代科技竞争的核心领域,各国都在争夺领先地位。目前指令集架构包括复杂指令集架构(CISC)x86,精简指令集架构(RISC)ARM、MIPS、RISC-V等。RISC-V是一套开放标准指令集架构,具有开源、指令精简、模块化、可扩展的特点,已形成与IntelX86、ARM竞争的格局。

一种加速访存地址计算的编译优化

在国产申威高性能多核服务器系统中,基础编译系统对应用程序中访存操作进行代码生成时,没有考虑国产处理器指令特征,导致编译器生成的访存地址计算代码效率较低,影响国产高性能处理器的性能。为充分发挥国产处理器高性能计算能力,提出一种加速访存地址计算的编译优化方法。加速访存地址计算编译优化基于处理器支持带扩展因子的运算指令,在编译器后端内存地址表达式合法性检查中,添加针对乘加模式的地址计算表达式合法性检查算法,自动识别地址表达式中存在的乘加运算并进行合法性检验,对符合条件的地址表达式在代码生成阶段匹配生成带扩展因子的运算指令来快速计算访存地址,从而加快访存指令的发射与执行以及应用程序中的访存地址生成,提升访存效率。使用行业标准性能测试集SPEC CPU2006对优化效果进行评测,结果表明,相比优化前SPECspeed Integer与SPECspeed Float Point两个子集,该优化方法平均性能分别提高了2.53%与1.50%。

从低功耗到高性能应用领域,RISC-V的进阶之路前景如何?

2022年11月30日,第二届滴水湖中国RISC-V产业论坛(下称“滴水湖论坛”)在上海博雅酒店召开,论坛集中推介了11款国产RISC-V芯片,并在产业论坛的压轴环节-圆桌论坛讨论了RISC-V走向高性能应用领域的进阶之路。RISC-V是一种基于精简指令集(RISC)的开源指令集架构,2010年在美国加州大学伯克利分校诞生,该指令集拥有完全开源的编译器、开发工具以及软件开发环境,任何团体或公司均可免费用其进行硬件或软件的开发设计。与授权费昂贵的Arm架构和英特尔的x86架构相比,RISC-V具有模块化、指令数目少、开源、免费等种种优势。

掌上型核磁共振控制台的设计与实现

常规的核磁共振仪器具有体积大,不易携带等缺点,限制了其在现场石油勘探、食品安全、环境污染、质检等领域的应用.为此,本文提出了一种掌上型核磁共振控制台设计方案,在一块可编程片上系统芯片Zynq-7000上,通过高级精简指令集计算机(Advanced RISC Machine,ARM)核构建、现场可编程门阵列(Field Programmable Gate Array,FPGA)逻辑设计和控制程序设计,完成了整个掌上型核磁共振控制台的设计与实现.全部设计完成后,在课题组自研的0.5 T桌面式核磁共振系统上,进行了自由感应衰减(Free Induction Decay,FID)、自旋回波(Spin Echo,SE)和CPMG(Carr-Purcel1-Meiboom-Gill)几个基本脉冲序列的测试,验证了其整体架构设计的正确性和各个模块之间的协调性.设计的核磁共振控制台长10.6 cm,宽6.0 cm,高1.9 cm,在缩小体积的同时,还提高了脉冲序列的实时性和控制台的稳定性,为进一步研制便携式核磁共振仪器奠定了基础.

8位RISC微处理器核的参数化设计

文章分析了精简指令集的结构特征和嵌入式系统的应用需求,在设计出的8位RISC微处理器核的基础上,从指令集、存储空间等体系结构方面做了参数化设计和参数提取,讨论了硬件描述语言和运行于微处理器核上的程序对参数化设计的支持。参数化的设计方法增强了IP核的灵活性和可重用性,可以在大批量设计片上系统的过程中充分使用参数化设计方法。

基于RISC的MPEG-4音频解码软件优化

为了提高MPEG-4先进音频编码(AAC)的解码效率,提出了在通用32位精简指令集计算机(reduced in-struction set computing,RISC)上实现MPEG-4 AAC低复杂度框架解码的软件优化技术.解码过程可以分成比特流解码部分和运算部分.应用存储器分层结构加速比特流解码;基于运算过程、对象和乘法运算的优化技术提高运算部分的解码效率.结果表明,在35 MHz的处理器频率上实现了立体声实时解码,提高了解码效率.

RISC技术特点与优缺点

本文较详细地介绍了ＲＩＳＣ（ＲｅｄｕｃｅｄＩｎｓｔｒｕｃｔｉｏｎＳｅｔＣｏｍｐｕｔｅｒ）系统的基本概念、特点和优缺点，并与ＣＩＳＣ（ＣｏｍｐｌｅｎｘＩｎｓｔｒｕｃｔｉｏｎＳｅｔＣｏｍｐｕｔｅｒ）系统作了适当比较。

基于SystemC的RISC CPU行为描述

探讨了一种基于SystemC的RISCCPU建模方法,建立了一个SPARC精简指令集CPU的整数单元(IU)行为级模型.该模型作为指令集仿真器(ISS),基本达到了RISCCPU的功能要求,为程序提供了一个CPU模拟平台,减少了软硬件协同设计的周期,这对片上系统SOC的实现具有重要的意义.

基于现场可编程门阵列的RISC处理器设计

基于现场可编程门阵列(FPGA)平台,设计嵌入式精简指令集计算机(RISC)中央处理器(CPU)。参考无内部互锁流水级微处理器(MIPS)指令集制定原则设计CPU指令集,通过分析指令处理过程构建嵌入式CPU的5级流水线,结合数据前推技术和软件编译方法解决流水线相关性问题,并实现CPU的算术逻辑单元、控制单元、指令cache等关键模块设计。验证结果表明,该嵌入式RISC CPU的速度和稳定性均达到设计要求。

RISC-V AES扩展指令的硅前评估与安全增强

针对密码算法加速的指令集架构扩展可能为处理器引入侧信道泄露的风险,提出了一种硅前阶段侧信道安全评估方法,能准确定位处理器运行过程中存在侧信道泄露风险的时刻与微架构组件.基于一款32 bit顺序精简指令集计算机(RISC-V)处理器架构,实现了两种代表性的高级加密标准(AES)扩展指令与扩展硬件电路,而后应用所提出的评估方法对其开展侧信道安全评估.基于评估结果提出了扩展端口动态掩码和运算单元功耗随机化的混合防护策略,进行了硅前安全验证,最终实现了高侧信道安全的AES指令集架构扩展.实验结果表明:所提出的混合防护策略能够在4.9%的面积开销下,提升了AES扩展1 886倍以上的侧信道安全性.