基于系统级封装的RISC-V电路设计与实现

为满足电子系统在性能、功耗、体积、重量和国产化等方面的需求,设计了一款基于系统级封装技术的RISC-V电路。该电路以采用自主指令集架构和国内工艺的处理器为核心,并集成了国产外围电路,实现了一款完全自主创新的、具备常用控制与通信接口的微系统电路。经过测试与验证,该电路各项功能和性能均达到设计指标,有效地提高了功能密度,很好地满足了电子系统在小型化、轻量化和低功耗等方面的需求。

系统级封装中的键合线互连电路的优化设计

阐述键合线互连结构的建模,分析了键合线垂直间距和水平间距对寄生参数以及数字信号时序的影响。仿真结果对键合线垂直互连设计有实际指导作用。

高密度系统级封装技术及可靠性研究进展

随着无线通信等技术在民用领域的拓展推广,电子元器件性能得到大幅提升.同时,伴随着电子系统集成度的提高,器件也向着小型化、轻量化、精密化、多功能化的方向发展.由于器件的服役环境随着其设计功能的拓展变得更为苛刻,探究器件先进封装结构、材料的设计及服役可靠性对其实现预期功能的效果是尤为关键的.列举了无线通信系统中常用的封装技术及其相关的发展历程,阐述了高密度封装的特点、潜在的可靠性问题,并简要介绍了现有的解决方案.

芯片级超宽带可重构阵列系统的架构设计

阐述基于软件无线电的先进芯片集成工艺,对不同功能射频系统的子模块进行芯片级系统级封装(SiP)架构研究,从而满足未来通信装备对超宽带、可重构阵列、小型化的要求。

一种基于系统级封装技术的控制器设计与验证

随着后摩尔时代的到来,通过系统级封装技术来实现系统的小型化和集成化已成为集成电路行业发展的新方向,针对当前市场对于控制器低功耗、小型化和集成化的大量需求,提出了一种以系统级封装技术为基础,通过原理设计、封装结构设计、版图设计、信号完整性仿真、电源完整性仿真以及热应力仿真等一系列的设计方法,并结合当前国内的制造工艺水平,研制出了一款全国产化的控制器集成芯片。该集成芯片内部以FPGA为控制核心,集成了射频本振信号源和DDS信号源,实现对射频信号源的控制、输出以及数据通信等功能,最后通过对样片的测试验证,芯片功能稳定,性能满足技术指标要求。与传统的控制器板卡相比,所设计的集成芯片大大降低了产品的功耗,并实现了控制器的小型化和集成化,满足当前的市场应用需求,并为后续控制器类集成芯片的研究提供技术和可行性参考。

基于厚薄膜混合封装基板的射频系统级封装设计

采用芯片倒装的形式可以有效解决高功率微波芯片系统级封装(SIP)的散热问题,但基于厚膜工艺的LTCC/HTCC封装基板与倒装芯片存在尺寸失配、无法直接互联的问题.为此设计了一种基于厚薄膜混合技术的封装基板.首先通过内部采用传统厚膜工艺、表面采用薄膜布线工艺的厚薄膜混合技术解决了芯片与封装基板尺寸失配的问题;然后对与芯片匹配的带地共面波导(CPWG)尺寸进行设计,采用梯形过渡结构使之与封装基板垂直过孔尺寸匹配;最后通过热仿真验证了该结构的系统散热性能.仿真结果表明,在射频性能良好情况下,本文封装结构散热性能优于传统形式封装.

系统级封装焊点可靠性分析与研究

基于有限元分析软件ANSYS,建立系统级封装焊点可靠性分析有限元模型,进行热应力耦合分析,研究封装体及焊点随焊接降温后产生的应力分布规律和可能出现的失效形式。分析结果显示:封装体在焊接降温后产生的应力值会影响到各个部件的性能,通过对比试验可以得出,影响封装体焊接降温后产生应力值大小的因素主要包括降温温度、焊点材料、焊点直径。通过正交试验分析可知,其影响程度为:降温温度>焊点材料>焊点直径,该结果对系统级封装焊接工艺设计提供参考。

高密度互连技术在系统级封装中的应用

系统级封装(SiP)在无线通信领域应用广泛,促使无线通信向低成本、便携式、多功能、高性能等方向发展。SiP对印制电路板(PCB)的精密度要求越来越高,在品质要求和制作工艺方面也越来越复杂。由于SiP模组中集成了众多器件,假设每道工序良率有一点损失,叠乘后整个模组的良率损失则会变得巨大,故对PCB工艺提出了较高的要求,比如高对准度控制、精细线路加工、板边半孔成型加工、严格的外形成型尺寸控制等。本文对这类SiP可能涉及到的关键工艺、技术等展开研究。研究结果显示,突破各制程关键技术后,产品良率显著提高,其产品质量均符合客户品质要求。该SiP在HDI板制程过程中遇到的难点与解决方案,可供业界同行参考和借鉴。

系统级封装(SIP)技术及其应用前景

随着各种半导体新工艺与新材料水平的不断提高,先进的封装技术正在迅速地发展。本文综述了先进的系统级封装(SIP)技术的概念及其进展情况;并举例说明了它的应用情况,同时指出,SIP是IC产业链中知识、技术和方法相互交融渗透及综合应用的结晶。SIP封装集成能最大程度上优化系统性能、避免重复封装、缩短开发周期、降低成本和提高集成度,掌握这项新技术是进入主流封装领域之关键,有其广阔的发展前景。

系统级封装技术综述

介绍了系统级封装SiP如何将多块集成电路芯片和其他的分立元件集成在同一个封装内,有效解决了传统封装面临的带宽、互连延迟、功耗和集成度方面的难题。同时将SiP与系统级芯片SoC相比较,指出各自的特点和发展趋势。

Ka-K波段收发模块的3D系统级封装(SiP)设计

介绍了一种基于有机基板堆叠的高密度多芯片模块的新型三维系统封装(SiP)设计.该模块是工作在Ka波段(发射)和K波段(接收)的SiP.有机基板通过球栅阵列(BGA)堆叠,将收发模块与两个不同频段的天线集成在一起.对于有源芯片部分,包括单片式微波集成电路(MMIC)互连的邦定线设计,电磁辐射隔离和大功率芯片的散热处理;对于无源元件部分,主要包括微带式带通选频滤波器,DC-AC隔离块和天线设计.该系统把收发天线也集成在了毫米波前端里,系统具有多频段、小型化、低轮廓、高增益的优势,在未来毫米波无线通信系统中具有广阔的应用前景.

基板堆叠型三维系统级封装技术

系统级封装是将多个具有不同功能的有源电子元件与无源器件组装到一起,组成具有一定功能的封装体,从而形成一个系统或者子系统。在三维系统级封装技术中,基板堆叠是对芯片堆叠的有益补充。从基板堆叠的角度出发,分析了三维系统级封装所需HTCC一体化封装外壳形式以及各类三维系统级封装形式,提出系统级封装的发展趋势与面临的问题。

系统级封装的片上和板级协同ESD保护方案

提出了一种面向系统级封装(SiP)的片上和板级协同设计方案,提升了电路的ESD性能。该SiP系统集成了若干驱动放大器、ADC和电阻电容。虽然集成的芯片引脚均可满足2 000V的HBM ESD能力,但因为封装尺寸为0402的高精度薄膜电阻会受到损伤,所以SiP仅能承受600V的ESD冲击。在SiP中增加了高速开关二极管1N4148,以泄放ESD冲击电流,使得该SiP集成电路系统的ESD能力从600V提升至2 500V。片上与板级协同设计方法能显著提升产品的可靠性,可广泛应用于SiP产品中。

基于ARM和FPGA的SiP系统级封装设计

介绍了系统级封装的概念和特性,阐述了SiP设计的关键技术和基本生产实现流程。设计了一款基于ARM和FPGA管芯的SiP通用微处理系统,介绍了该SiP系统的整体框图,并详细分析了系统各部分电路的功能结构。该系统具有体积小、功耗低及功能完备等优点,充分展现了SiP技术的优越性。

射频系统的系统级封装

论述了高速数据处理和高密度封装技术的特点及对射频系统封装的特殊要求,介绍了射频系统 封装的基本技术和一种包含LNA、PPA、滤波器及天线开关的射频系统级封装模块。概述了射频系统级封 装的设计、仿真和测试的方法和步骤。

系统级封装新型埋入式电源滤波结构的研究

在高密度小尺寸的系统级封装（SIP）中，对供电系统的完整性要求越来越高，多芯片共用一个电源网路所产生的电压抖动除了会影响到芯片的正常工作，还会通过供电网路干扰到临近电路和其他敏感电路，导致芯片误动作，以及信号完整性和其他电磁干扰问题。这种电压抖动所占频带相当宽，几百MHZ到几个GHz的中频电源噪声普通方法很难去除。结合埋入式电容和电源分割方法的特点，提出一种新型高性能埋入式电源低通滤波结构直接替代电源／地平面。研究表明，在0．65～4GHz的频带内隔离深度可达-40～75dB，电源阻抗均在0．250hm以下，实现了宽频高隔离度的高性能滤波作用。分别用电磁场和广义传输线两种仿真器模拟，高频等效电路模型分析这种低通滤波器的工作原理以及结构对隔离性能的影响，并进行了实验验证。

系统级封装(SiP)技术研究现状与发展趋势

系统级封装(System in Package,SiP)已经成为重要的先进封装和系统集成技术,是未来电子产品小型化和多功能化的重要技术路线,在微电子和电子制造领域具有广阔的应用市场和发展前景,发展也极为迅速。对目前SiP技术的研究现状和发展趋势进行了综述,重点关注了国际上半导体产业和重要的研究机构在SiP技术领域的研究和开发,对我国SiP技术的发展做了简单的回顾和展望。

系统级封装中穿透性硅通孔建模及分析

针对系统级封装技术(SIP,system in package)详细分析了穿透性硅通孔(TSV,through silicon via)的半径、高度和绝缘层厚度等物理结构对于三维系统级封装传输性能的影响,提出了TSV吉赫兹带宽等效电路模型,并提取出其电阻、电容、电感等无源元件值,对于所提出的电路模型进行了时域分析,仿真给出了眼图。

系统级封装的S频段射频收发模块研制

研制了一种小体积的S频段射频收发系统级封装(SIP)模块,内部集成了基于多种工艺的器件。模块接收通道一次变频,发射通道二次变频,内部集成中频和射频本振信号源。模块采用双腔结构,不同腔体之间通过绝缘子进行垂直互连,大大减小了模块体积,模块体积为40 mm×40 mm×10 mm。模块采用正向设计,其主要指标的测试结果为:接收通道动态范围-100^-40 d Bm,输出信号0~2 d Bm,噪声系数小于等于2.8 d B,带外抑制大于等于50 d Bc;发射通道输出信号大于等于2d Bm,二次、三次谐波抑制大于等于60 d Bc,杂波抑制大于等于55 d Bc,相位噪声在1 k Hz和10 k Hz处分别小于等于-82 d Bc/Hz和-91 d Bc/Hz。实测结果与仿真结果基本一致。

集成电路系统级封装(SiP)技术和应用

此文是中科院院士吴德馨在集成电路粤港台论坛上演讲稿的。对于集成电路系统级封装(SIP)的发展概况及其趋势做了介绍,对于从事此领域工作的读者有指导性意义,本刊特转载。