IA-64微处理器系统级验证平台的设计与实现

探讨了微处理器验证的关键技术。针对IA-64微处理器芯片设计验证,设计了系统级软硬件协同验证平台;并成功验证了自主设计的IA-64微处理器的正确性和兼容性。该平台提高了验证效率和质量。

CPU系统级验证平台的研究与实现

随着CPU设计尺寸和设计复杂度的不断增加,功能验证已经成为整个设计过程中的严重瓶颈,文章回顾了系统级验证的一些技术,针对我们设计的64位CPU系统级验证,设计了CPU系统级自动化验证平台.实用表明,该平台简化了验证流程,提高了验证效率.

嵌入式协调设计中的系统级验证方法及应用

协同验证是在嵌入式系统协调设计过程中用以检验系统功能是否正确的有效手段。由于精确指令集模拟器模拟的细节多、速度慢,通常成为复杂嵌入式系统协同验证的瓶颈,因此提出使用RTOS软件模拟器和指令集模拟器相结合的多层次验证方法,提高了复杂嵌入式系统的验证速度,并通过某图像压缩系统的验证实例,说明该验证方法的有效性。

基于ZSP500的IDLE模块子系统级验证实现

SoC 系统的 RTL 级验证分为模块级、子系统级、系统级三个阶段。本文描述了高速数字信号处理器 ZSP500的基本结构和子系统级验证的具体概念,详细介绍了3G 手机芯片中的 IDLE 模块的结构,包括工作模式和空闲模式。介绍通过 ZSP500编程工具构造 SoC 子系统级验证的测试例,利用生成的目标文件对模块进行子系统级验证。最后得出基于 ZSP500的子系统级验证效率高并且实现简单的结论。

可重定位的基于事务的系统级验证

功能验证已经成为开发SoC的主要问题。随着一些复杂SoC的规模超过两千万门,以及对开发和集成嵌入式软件的需求持续增加,软件模拟器已经力所不及。而本文所介绍的基于事务的验证允许代表单个或者多个时钟周期的大量数据不经多次调用而直接进入模拟器,极大地提高了模拟性能。

能够高效率实现企业系统级验证的加速器／仿真器

高性能的加速器／仿真器Cadence Incisive Palladium Ⅲ结合了高性能系统级验证自动化和验证管理、快速设计轮转，同时适合系统级芯片各个阶段设计及验证专家的硬件辅助验证。Palladium Ⅲ还实现了与Cadence企业系统级（ESL）验证解决方案全面结合，实现了所有工程设计和验证功能的硬件、软件和全系统确认的自动化和管理。

用Palladium加快多媒体芯片的系统级验证

目前，多媒体芯片的开发面临着集成度高、产品上市时间紧迫、市场变化迅速等诸多挑战。不同于传统的ASIC，多媒体芯片通常是复杂的SoC，在芯片中除了核心的音视频处理电路以外，一般都有MCU、DSP或CPU来协助音视频处理电路完成系统级的控制功能，或者由DSP、CPU完成某些音视频算法。有的多媒体芯片内部甚至集成了多个MCU、DSP或CPU内核。

可配置系统级验证环境加速SoC开发

可配置SoC的研发人员需要一个强健可靠的协同仿真和软/硬件协同验证环境,以及能对最终形式的SoC设计进行仿真的可配置测试平台方法。本文在分析系统级验证环境所需技术的基础上,详细介绍了一种系统级协同验证/仿真环境,并给出了设计范例。

基于ZSP500的HSUPA编码模块的子系统级功能验证

在系统芯片的IP验证中存在三种方法:模块级验证,子系统级验证,系统级验证。主要介绍了利用ZSP500进行HSUPA编码模块的子系统级功能验证的方法。先概述HSUPA编码模块的工作状态与功能结构,然后介绍了如何利用ZSP500进行子系统级功能验证。最后得出结论基于ZSP500的子系统级验证效率高并且实现简单。利用ZSP500进行HSUPA编码模块的功能验证,实现过程简单,验证效率高。

基于随机测试的SoC系统级功能验证方法的研究

为了克服 RTL 级验证方法的局限性,提出了采用随机测试向量在 SoC 的系统级进行功能验证的方法。该方法采用高级建模语言来构建系统级的测试平台,采用多种随机化机制来生成测试向量。测试结果表明,该方法不仅能够获得较好的功能覆盖率,而且能够尽可能早地发现 SoC 设计中的功能性错误。

基于UVM的SoC系统级外设验证平台设计

SoC芯片集成了众多外设接口,其外设的系统级验证工作已成为SoC芯片开发的瓶颈之一。本文在分析了SoC外设验证的特点与需求的基础上,提出了一种基于UVM验证方法学的SoC系统级外设验证平台.该验证平台支持UVM环境与软件程序的握手以及软件程序的调试信息打印。以I2C接口模块的系统级验证为例进一步介绍了该平台的搭建和用例开发,实践表明,所提出的验证平台易于搭建,切合SoC外设验证的特点和需求,能够成功地完成外设模块的SoC系统级验证,可有力支撑SoC整体验证工作的开展。

基于UVM的MIPI DSI系统级可重用验证平台

针对移动产业处理器高速显示串行接口(MIPI DSI),提出了一种基于通用验证方法学(UVM)的系统级可重用验证方法,并设计了相应的验证平台。该平台可重复利用性强,平台中设计的各种组件和测试激励在不同项目中均可重复利用或稍加修改即可利用,大大缩短了验证时间;从系统级上验证,而不是模块级,因此更加接近整体芯片的实际运行过程,能更好地发现设计上的错误;平台中设计的参考模型通过记分板可实时在线比较期望值和实际值,一旦不匹配,仿真立即停止并报告详细的错误信息,便于快速精准定位错误,缩短了调试的时间。实验结果表明,设计的系统级可重用验证平台能够有效验证MIPI,除一些冗余的信号和代码外,覆盖率达到100%。

基于SystemC的系统验证研究和应用

视频编解码芯片中运动估计与补偿单元(MECU)的算法复杂,使用传统硬件描述语言建立模型和模型验证的过程繁琐耗时,为了缩短芯片验证时间,本文针对MECU模块提出了基于SystemC语言的具体系统级验证流程。在整个芯片验证工作中,为了实现MECU模块和低抽象级的其它外部模块协同验证,本文提出的验证流程利用了SystemC能在不同抽象级建模的优势,对MECU模块的数据传输控制端口进行细化。仿真结果表明:与使用传统件描述语言验证方法相比,基于SystemC的验证流程简单有效,大大缩短了建模与验证时间。

基于Cadence CHI和IVD VIP的多核SoC系统数据一致性验证

在多核的SoC系统中,不同的处理器核对内存空间和设备空间进行着大量的数据读写操作,维护Cache一致性面临严峻挑战。集中于控制流方面的验证环境搭建已非常复杂,而包含数据正确性检查的验证由于控制流程复杂、数据量大等问题而更加困难。针对这一问题,基于Cadence公司提供CHI VIP、AXI VIP和IVD VIP,实现多核环境下的系统级数据一致性验证。搭建的验证平台中采用CHI VIP通过笔者开发的CHI协议转换桥发出访存请求,使用AXI VIP收集到达主存的数据,由IVD VIP对CHI端口的请求数据与AXI端口的访存数据进行实时分析比对,实现在较高抽象层次上的激励产生和响应检查。该验证平台能够在子系统级及系统级进行数据一致性验证,具有验证环境搭建快速和功能点覆盖完备的优点。

展讯采用Cadence Palladium XP II平台用于移动系统芯片和软硬件联合验证

Cadence设计系统公司日前宣布，展讯通信有限公司（Spreadtrum Inc．）选择Cadence Palladium XPII验证计算平台用于系统芯片（SoC）验证和系统级验证。

基于AMBA总线USB控制器的SOC设计与验证

随着移动终端对USB接口的支持,USB设备的小体积和低功耗成为设计的两大目标,USB设备的SOC设计很好地满足了这两方面要求。如何选择可复用IP、总线连接和对各IP模块进行系统级验证是SOC设计的核心,同时USB协议自身实现和测试的复杂性,这些都是芯片设计成败的关键。本文通过一个基于ARM TDMI IP与USB1.1控制器IP的SOC设计与实现,阐述了多IPSOC的一般设计方法,同时给出了USB控制器的验证及调试方法。

星载数据处理机验证平台的搭建和实现

随着片上系统(SoC)设计技术的发展,迫切需要与之相对应的系统验证技术。本文以一款星载数据处理系统的验证为例,讲述了系统级验证和软硬件协同验证的概念、平台搭建方法和实现步骤,为类似的大规模系统设计的验证提供了有益的参考。

基于硬件的嵌入式SoC软硬件协同验证方法

本文介绍了在Riviera-IPT环境中进行基于ARM的SoC设计验证所需的技术背景。主要讨论包括关于嵌入式系统SoC的验证、ARM结构体系的基本描述;最后介绍如何利用Riviera-IPT完成基于ARM嵌入式系统的软硬件系统协同验证环境与流程。

基于UVM的可重用SoC功能验证环境

现在系统级芯片(So C)系统集成度和复杂度不断提高,验证环节消耗时间占用了芯片研发时间的70%,芯片验证已经成为芯片研发中最关键的环节。目前业界验证方法大多有覆盖率低和通用性差等缺点,基于上述原因提出了一种新的验证方法。与传统验证方法和单纯的通用验证方法学(UVM)不同,该方法结合系统级芯片验证和模块级验证的特点,并且融合UVM和知识产权验证核(VIP)模块验证的验证技术,且使用了So C系统功能仿真模型以提高验证覆盖率和准确性。验证结果表明,同一架构系列So C芯片可以移植于该验证平台中,并且可大幅缩短平台维护与开发时间,采用该验证方法的代码覆盖率为98.9%,功能覆盖率为100%。