期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
电网电压畸变下的单相级联H桥变流器无锁相环控制 被引量:6
1
作者 杨达亮 张轩 +1 位作者 陈爽 陈家豪 《电网技术》 EI CSCD 北大核心 2021年第2期751-757,共7页
传统单相级联H桥(cascaded H-bridge,CHB)变流器采用dq控制,在电网电压畸变情况下,控制性能受锁相环影响较大。为此,文章提出电网电压畸变下的单相CHB变流器无锁相环控制方法。首先通过构造级联延迟信号消除(cascaded delayed signal ca... 传统单相级联H桥(cascaded H-bridge,CHB)变流器采用dq控制,在电网电压畸变情况下,控制性能受锁相环影响较大。为此,文章提出电网电压畸变下的单相CHB变流器无锁相环控制方法。首先通过构造级联延迟信号消除(cascaded delayed signal cancellation,CDSC)模块,快速提取电网电压基波信号;然后将其矢量化,根据瞬时有功功率、无功功率和电压、电流之间的关系计算参考电流信号,完成对有功电流、无功电流的独立控制。此外,通过电网电压前馈进一步减轻电网电压畸变对电网电流的影响;并由此完成各H桥直流侧的电压平衡控制。与传统的dq控制相比,无锁相环控制方法消除了构造正交电流信号造成的延时。三单元CHB变流器的仿真和实验结果证明了所提方法在电网电压畸变情况下的有效性。 展开更多
关键词 级联H桥 电网电压畸变 无锁相环 级联延迟信号消除 电网电压前馈
下载PDF
基于SOGI和级联DSC的正负序分量分离及其在不平衡PWM整流器中的应用 被引量:5
2
作者 吴军 程尹曼 +2 位作者 程启明 薛阳 孙伟莎 《上海电力学院学报》 CAS 2018年第4期356-360,共5页
二阶广义积分器(SOGI)和级联延迟信号消除(DSC)都可用于正负序分量分离,但都有各自的缺点。为了从不平衡电网中提取电网的正序和负序基波分量,提出了消除高次谐波的SOGI和消除特定频率的DSC消谐策略。仿真结果表明,无论是在电网电压失真... 二阶广义积分器(SOGI)和级联延迟信号消除(DSC)都可用于正负序分量分离,但都有各自的缺点。为了从不平衡电网中提取电网的正序和负序基波分量,提出了消除高次谐波的SOGI和消除特定频率的DSC消谐策略。仿真结果表明,无论是在电网电压失真,还是发生对称故障和不对称故障的情况下,该方法都可以快速、准确地分离电网的正负序基波分量,并且还可用于不平衡脉冲宽度调制整流器的控制。 展开更多
关键词 级联延迟信号消除 二阶广义积分 正负序分量 不平衡脉冲宽度调制整流器
下载PDF
实现相位和频率检测解耦的快速锁相环 被引量:9
3
作者 李子林 傅闯 +2 位作者 汪娟娟 龚英明 李瑶佳 《电力系统自动化》 EI CSCD 北大核心 2019年第5期143-154,共12页
同步旋转坐标锁相环(SRF-PLL)及其改进型锁相环的相位与频率紧密耦合,电压相位发生突变而频率不变的情况下,检测得到的频率会经历一个暂态过程,导致频率检测的不准确。为此,在准一阶锁相环(QT1-PLL)结构基础上,增设解耦单元,提出改进型... 同步旋转坐标锁相环(SRF-PLL)及其改进型锁相环的相位与频率紧密耦合,电压相位发生突变而频率不变的情况下,检测得到的频率会经历一个暂态过程,导致频率检测的不准确。为此,在准一阶锁相环(QT1-PLL)结构基础上,增设解耦单元,提出改进型准一阶锁相环(MT1-PLL),实现相位与频率检测的解耦。为提高MT1-PLL对不对称、谐波等的抗干扰能力,将级联延迟信号消除法(CDSC)滤波与数学运算滤波结合成前置滤波模块,提取基波正序电压。该前置滤波模块能够滤除2次谐波,且整个滤波过程耗时仅为0.635个周期。同时,考虑了电网频率偏移、信号采样频率的影响,采用误差前馈的方法补偿它们在滤波模块造成的相位误差。最后,在PSCAD/EMTDC中设置各种工况,仿真验证了MT1-PLL、滤波模块以及相位误差消除方法的有效性。 展开更多
关键词 同步旋转坐标锁相环 改进型准一阶锁相环 级联延迟信号消除 2次谐波 相位与频率检测解耦 频率偏移
下载PDF
基于CDSC的APF锁相环设计
4
作者 温华生 《电子世界》 2016年第6期147-149,共3页
本文提出了一种基于级联型延迟信号消除(CDSC)的锁相环技术(CDSC-PLL),该锁相环克服了传统dq锁相环在电网电压畸变或不对称时存在较大稳态误差的缺点。CDSC-PLL是在传统dq锁相环的控制环节中加入了一个CDSC环节,即dq_CDSC_PLL,文章对所... 本文提出了一种基于级联型延迟信号消除(CDSC)的锁相环技术(CDSC-PLL),该锁相环克服了传统dq锁相环在电网电压畸变或不对称时存在较大稳态误差的缺点。CDSC-PLL是在传统dq锁相环的控制环节中加入了一个CDSC环节,即dq_CDSC_PLL,文章对所提锁相环进行了理论分析和公式推导。通过仿真验证了所提锁相环理论的正确性及可行性。 展开更多
关键词 锁相环 级联延迟信号消除
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部