期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
一种基于BP和WED的级联译码算法 被引量:1
1
作者 乔国垒 皮德福 《计算机工程与应用》 CSCD 北大核心 2010年第10期109-110,174,共3页
在研究WED(Weighted Erasure Decoding)算法的基础上,提出了一种新的针对中短LDPC码的BP-WED级联译码算法。BP算法是软输入软输出的算法,当BP译码失败后,其输出软信息进行分级量化,送入WED算法。由于WED算法时间复杂度低,适于硬件实现,... 在研究WED(Weighted Erasure Decoding)算法的基础上,提出了一种新的针对中短LDPC码的BP-WED级联译码算法。BP算法是软输入软输出的算法,当BP译码失败后,其输出软信息进行分级量化,送入WED算法。由于WED算法时间复杂度低,适于硬件实现,因此BP-WED级联译码算法要比BP-OSD等级联译码算法更具有硬件可实现性。仿真显示提出的BP-WED算法是有效的,可以在计算复杂度和性能之间进行较好的折衷。 展开更多
关键词 LDPC码 WED算法 级联译码算法
下载PDF
吉比特里所码和卷积码级联译码器设计
2
作者 陈珍 高波 《电子技术应用》 北大核心 2014年第9期48-50,54,共4页
针对60-GHz无线个域网,提出了一种吉比特里所码和卷积码级联译码器架构。在推荐级联架构中,里所码和卷积码分别作为外码和内码,通过交织器级联。采用基于Viterbi算法的8路并行卷积译码结构和基于RiBM算法的里所码译码结构,实现了超高速... 针对60-GHz无线个域网,提出了一种吉比特里所码和卷积码级联译码器架构。在推荐级联架构中,里所码和卷积码分别作为外码和内码,通过交织器级联。采用基于Viterbi算法的8路并行卷积译码结构和基于RiBM算法的里所码译码结构,实现了超高速级联译码器。在TSMC 0.13μm CMOS工艺下,该译码器以0.135 nJ/bit和5.19 mm2的能耗资源开销实现了高达2 Gb/s的吞吐率。 展开更多
关键词 里所码 卷积码 级联译码 60-GHz无线个域网 高吞吐率
下载PDF
LDPC码的快速收敛译码算法 被引量:3
3
作者 王单 童胜 +1 位作者 李颖 王新梅 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2005年第1期103-107,共5页
给出了一种置信传播算法双向信息传递策略的实现方案,并基于矩阵分解提出了一种LDPC码的快速收敛译码算法———串行级联译码算法.密度进化理论分析和计算机仿真结果表明,与置信传播算法相比,串行级联译码算法可获得更快的收敛速度和较... 给出了一种置信传播算法双向信息传递策略的实现方案,并基于矩阵分解提出了一种LDPC码的快速收敛译码算法———串行级联译码算法.密度进化理论分析和计算机仿真结果表明,与置信传播算法相比,串行级联译码算法可获得更快的收敛速度和较好的译码性能. 展开更多
关键词 低密度校验码 串行级联译码算法 置信传播算法 密度进化理论
下载PDF
一种利用多重偏置的RS码软判译码算法
4
作者 卞银兵 酆广增 《电路与系统学报》 CSCD 北大核心 2009年第5期104-108,共5页
为了提高RS码的纠错性能,本文将基于盒匹配译码算法(BMA)的多重偏置与自适应置信传播算法(ABP)进行级联,提出了一种利用多重偏置基于可信度迭代的RS码软判译码算法,称为ABP-BIAS-BMA,并将其与传统的基于自适应置信传播的级联算法ABP-BM... 为了提高RS码的纠错性能,本文将基于盒匹配译码算法(BMA)的多重偏置与自适应置信传播算法(ABP)进行级联,提出了一种利用多重偏置基于可信度迭代的RS码软判译码算法,称为ABP-BIAS-BMA,并将其与传统的基于自适应置信传播的级联算法ABP-BMA及自适应置信传播算法ABP进行了译码性能仿真比较。仿真结果表明,提出的ABP-BIAS-BMA算法比ABP-BMA及ABP的译码性能要好,特别在相同信噪比情况下算法整体平均迭代次数较小。 展开更多
关键词 RS码 软判译码算法 自适应置信传播 盒匹配算法 多重偏置 级联译码算法 分阶统计译码
下载PDF
Improved Design and SOVA Algorithm for Serial Concatenated Convolutional Code 被引量:2
5
作者 万蕾 匡镜明 《Journal of Beijing Institute of Technology》 EI CAS 2001年第2期180-185,共6页
To improve the performance of the short interleaved serial concatenated convolutional code(SCCC) with low decoding iterative times, the structure of Log MAP algorithm is introduced into the conventional SOVA decoder... To improve the performance of the short interleaved serial concatenated convolutional code(SCCC) with low decoding iterative times, the structure of Log MAP algorithm is introduced into the conventional SOVA decoder to improve its performance at short interleaving delay. The combination of Log MAP and SOVA avoids updating the matrices of the maximum path, and also makes a contribution to the requirement of short delay. The simulation results of several SCCCs show that the improved decoder can obtain satisfied performance with short frame interleaver and it is suitable to the high bit rate low delay communication systems. 展开更多
关键词 serial concatenated convolutional code Turbo code iterative decoder WCDMA
下载PDF
基于深空通信的级联码译码器实现 被引量:1
6
作者 王忠华 王笃文 吴兵 《通信技术》 2011年第11期32-34,共3页
利用现场可编程门阵列(FPGA,Field Programmable Gate Array)实现了一种基于深空通信的级联码结构。该级联码包括内码和外码,内码是基于全并行的软判决Viterbi译码器结构,用来纠正随机错误,结合帧同步技术完成解交织,然后进行外码里德-... 利用现场可编程门阵列(FPGA,Field Programmable Gate Array)实现了一种基于深空通信的级联码结构。该级联码包括内码和外码,内码是基于全并行的软判决Viterbi译码器结构,用来纠正随机错误,结合帧同步技术完成解交织,然后进行外码里德-所罗门码(RS codes,Reed-solomon codes)译码,纠正突发错误,实现级联码译码。通过实际硬件测试,在满足系统误码率要求的前提下,使用该级联码译码器能够降低发射功率或减少天线尺寸,对降低系统成本及提高系统性能具有非常重要的作用。 展开更多
关键词 深空通信 级联译码 RS译码 VITERBI译码 FPGA
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部