一种新型的级联Sigma-Delta调制器的建模设计

文章提出了一种新型的级联Sigma-Delta调制器。传统的级联Sigma-Delta调制器需要数字逻辑部分来抵消第1级的量化噪声,数字部分与模拟电路之间的不完全匹配将造成误差泄露。为此,有学者提出了Sturdy-MASH(SMASH)Sigma-Delta调制器以及DNC-SMASH Sigma-Delta调制器来解决误差泄露问题。该文基于上述方法对二阶Sigma-Delta调制器进行了改进,提出了一种新型的两级级联结构,使二阶调制器和额外的一位量化器级联,以此提高调制器的噪声整形。文中分析了非理想因素包括积分器中运放的有限直流增益对信噪比的影响。采用Matlab Simulink对该调制器进行建模仿真,结果表明,在过采样率为256、输入信号带宽为20 kHz时,调制器的信噪比达到114.4 dB,精度高达18.16位。

三阶级联Sigma-Delta调制器设计

介绍2-1级联的三阶调制器设计结构,讨论信号比例系数、积分增益系数和电路非理想特性对调制器系统的性能影响;运用SIMULINK对调制器建模并仿真,模型中考虑开关电容积分器的非理想因素对整个调制器的影响,并通过调整信号比例和积分增益系数来确定调制器性能和电路要求。当采样率为125和时钟频率2.50MHz时,该模型结构得到93dB的信噪失真比,可应用于实际的电路系统。

高精度Sigma-Delta调制器设计

近年来,在过采样型模数转换器中,Sigma-Delta模数转换器以其较高的精度成为模数转换器的热点。介绍了一种高精度低功耗的Sigma-Delta调制器设计。使用Matlab工具完成三阶一位量化CIFF结构的系统仿真,在系统级仿真结果的指导下,积分器采用分级结构优化电路结构。积分器电路模块设计采用了全差分式开关电容电路,抑制了谐波失真对输出精度的影响。仿真结果显示:5 S/s挡位时,对应的PVT组合中最低有效位数为17.67 bits;2 kS/s挡位时,对应的PVT组合中最低有效位数为15.89 bits,整个调制器功耗低于3 mW。通过改进调制器整体架构、积分器结构和量化器的设计方法,降低了调制器功耗,提升了调制器精度。

高精度音频Sigma-Delta调制器综述

Sigma-Delta(Σ-Δ)模数转换器(ADC)基于过采样和噪声整形技术,可实现高分辨率,具有无源器件匹配性要求低、结构简单等特点。在高精度音频领域,Σ-ΔADC能够实现高动态范围和良好的功率效率得到了广泛的关注和应用。近年来,依托先进工艺、先进技术进行低功耗高精度的音频ADC的设计已经成为新的研究热点。然而随着工艺技术向低节点的持续发展、电源电压的不断降低,使得Σ-ΔADC的电路设计更具挑战性。该文对高精度音频Sigma-Delta调制器的离散型设计、连续型设计的研究现状进行综述,为高精度音频Sigma-Delta调制器设计提供理论支撑,并给出研究前景展望。

一种级间运放共享的MASH结构Σ-Δ调制器

基于55 nm CMOS工艺,设计了一种级间运放共享的级联噪声整形(MASH)结构Σ-Δ调制器。采用2-2 MASH结构对调制器参数进行了设计。对经典结构的开关电容积分器进行了改进,并应用到调制器电路的设计中,实现了两级调制器之间的运放共享,在达到高精度的同时减少了运放的数量,显著降低了MASH结构调制器的功耗。仿真结果表明,在3.3 V电源电压下,调制器信噪失真比为111.7 dB,无杂散动态范围为113.6 dB,整体功耗为16.84 mW。

一种高精度高信噪比的Sigma-Delta调制器设计

为满足模数转换器设计和应用中系统对精度日益增长的高要求,提出一种高精度高信噪比的Sigma-Delta调制器。Sigma-Delta调制器采用三阶CIFB架构,同时在第一级放大器部分设置斩波电路,以此提高信噪比。采用TSMC 180 nm CMOS工艺进行设计并通过仿真验证。仿真结果表明,在电源电压为3.3V,工作温度为27℃,工艺角为典型工艺角TT的情况下,Sigma-Delta调制器对于信噪比、有效位数等指标均有优秀的性能表现,适于高精度系统的应用场合。

高精度Sigma-delta调制器系统设计和仿真

提出了一种基于MATLAB/SIMULINK sigma-delta(ΣΔ)调制器系统设计与仿真的方法.该方法首先根据设计目标确定调制器的阶数、过采样率和内嵌量化器位数,优化调制器噪声传输函数NTF的零极点,调整调制器的结构系数,得到性能优化的调制器系统结构;然后通过分析调制器非理想因素,对非理想情况下的调制器基于SIMULINK进行行为级建模与仿真;最后得到调制器子模块电路参数.调制器电路级仿真结果表明由该方法得到模块参数能够有效、可靠的指导调制器的电路设计.

改进的一阶1 bit Sigma-Delta调制器研究

为了改善量化噪声,提出了一种新的一阶1 bit Sigma-Delta调制器结构。通过对标准的一阶1 bit SigmaDelta调制器进行研究,指出了其量化噪声是非加性的,并且把输入和输出之差作为Sigma-Delta调制器的输入,进一步实现了输入信号的调制。理论推导得出新结构对正弦信号调制的信噪比比传统结构高6 dB,MATLAB Simulink仿真结果显示新结构带内噪声功率减小,为高性能的Sigma-Delta调制器提出了一种新的设计方法。

三阶1-1-1级联Σ-Δ调制器的设计及仿真

采用MASH结构,设计了一款三阶(1-1-1)级联Σ-Δ调制器;讨论了各个模块的增益系数,设计了数字校正电路,并运用Matlab/Simulink对调制器进行了行为级仿真。当输入信号带宽为20 kHz,过采样比为64时,仿真模型得到87.7 dB的信噪比,精度为14.28位。与其他结构的调制器相比,该调制器更加稳定,动态范围更大,可应用于处理音频信号的A/D转换器。

基于Simulink的Sigma-DeltaA/D转换器调制器系统建模

基于Sigma-Delta模数转换器结构,采用Simulink仿真工具提出了过采样Sigma-Delta调制器系统建模方法。结合调制器结构参数和电路噪声参数,建立了二阶低通型和二阶带通型过采样Sigma-Delta模数转换器调制器的非理想系统模型,并对调制器的功率谱密度图和信噪比进行仿真,验证了建模方法的正确性。

一种低功耗16bit音频Sigma-Delta调制器的设计

设计了一款工作在1.8V电源电压下、功耗仅为1.8mW、精度为16bit,优化系数(FOM)达170的音频sigma-delta调制器.其过采样率为128,采用3阶噪声整形.为了降低功耗,采用前馈结构以及单比特量化.通过采用PMOS管实现局部反馈,有效提升了调制器性能.调制器采用SMIC 0.18μm工艺实现,通过对系统结构和运算放大器、比较器等电路子模块的分析,完成整体电路和版图设计.在SS工艺角下,仿真表明本文设计的调制器性能良好,在20kHz的带宽内可达到100.8dB的信噪比(SNR),折合有效位16bits精度要求.

基于共源共栅反相器的极低功耗Sigma-Delta调制器设计

为了满足穿戴式医疗设备中低功耗、高精度的模数转换应用需求,设计一种基于共源共栅反相器的低功耗14bit/500Hz Sigma-Delta调制器电路.在低电源电压环境下,该电路采用栅压自举开关完成了高精度的信号采样.利用共源共栅反相器替换传统Sigma-Delta调制器的跨导放大器(DTA),有效降低了电路功耗.电路采用SMIC 0.13μm 1P8M混合信号工艺实现,测试结果表明,在供电电压为0.6V、时钟频率为256kHz、信号带宽为500 Hz内,Sigma-Delta调制器输出信号最大信噪失真比为69.7dB,有效精度为11.3bit,功耗仅为5.07μW.

高精度音频多位sigma-delta调制器设计

设计一个内部采用4位量化器的二阶单环多位sigma-delta调制器。为解决反馈回路中多位DAC元件失配导致的信号谐波失真问题,该sigma-delta调制器采用CLA(Clocked averaging algorithm)技术提高多位DAC的线性度,同时采用动态频率补偿技术增加积分器的稳定性。调制器信号频率带宽为24kHz,过采样率(OSR)为128,采用尺寸为0.5μm的CMOS工艺,工作电压为5V。测试结果表明:在输入信号频率为20kHz时,信噪比(SNR)达103dB,调制器输出信号无杂波动态范围为102dB;整个调制器功耗为87mW,芯片总面积为2.56mm2。

一种Sigma-Delta调制器的电路实现

由于过采样sigma-delta调制器结构简单,并对电路的非理想因素要求不高,它被广泛应用在信号处理中。这里提出了16-bit,1.2-Ms/s调制器的具体实现电路。在Chartered 0.35?m CMOS工艺库下通过了仿真和验证,这个调制器的SNR可以达到93dB,在3.3V电源下功耗为200mW。

应用于数字音频的二阶Sigma-Delta调制器设计

设计了一个应用于数字音频处理芯片的Sigma-Delta调制器,为了提高模数转换器的解析度,采用稳定的二阶结构,通过提高过采样率来实现.采用HJTC0.18μm CMOS工艺,在1.8V电压下设计过采样率为256的二阶开关电容调制器,使用Hspice和MATLAB对电路进行了仿真分析,结果表明可以达到92.5dB的信噪比,有效位数约16位.

高精度Sigma-Delta调制器的建模设计

基于MATLAB Simulink设计实现了一款单环三阶一位量化CIFF(Cascade-of-integrators,feedforward form)结构的高精度Sigma-Delta调制器.通过对噪声传输函数和系统反馈系数进行优化,提高了调制器的稳定性;分析了开关电容电路的主要误差影响,为电路实现提供可靠的设计指导.仿真结果显示,在输入信号带宽为75Hz,过采样率为512时,理想调制器输出SNR高达148.3dB,ENOB为24.34bit;考虑非理想因素时,ENOB为22.02bit;电路级实现的调制器ENOB达20.94bit,表明该设计可实现低信号带宽下高精度转换.

一种0.13μm-200MHz高速连续时间Sigma-Delta调制器设计

本文在SMIC 130nm CMOS工艺条件下设计一种高速连续时间Sigma-Delta调制器.该调制器采用了单环3阶一位量化正反馈结构,在采样时钟为128 MHz和过采样率为32的条件下,通过spectre和Matlab仿真验证.该调制器达到了2MHz的信号带宽和75dB的动态范围,在1.2V电源电压下其总功耗为20mW.

Sigma-Delta调制器的设计与仿真

提出一种基于线性系统分析和仿真拟合的5阶数字Sigma-Delta调制器的设计方法.Simulink仿真结果表明:与过采样率为64的4阶调制器比较,所设计的5阶Sigma-Delta调制器在过采样率降低到只有32的情况下,输出信噪比可以达到104dB,比前者改善了6dB.因此,在相同过采样率下,该5阶调制器可以得到更宽的信号带宽.

Sigma-Delta调制器的开关电容积分器设计

本文设计了一种用于Sigma-Delta调制器的开关电容积分器,介绍了开关电容积分器的结构及其运算放大器的电路结构,最后给出了开关电容积分器的仿真数据,以期为相关学者的研究提供参考。

基于滑模控制的Sigma-Delta调制器参数设计和优化

将滑模控制策略引入到Sigma-Delta调制器设计中,用于分析一位比较器环节对Sigma-Delta调制器系统产生的非线性影响。通过将Sigma-Delta调制器中积分器的状态输出作为研究变量,一位比较器环节作为变结构单元对系统工作原理进行重新建模,同时基于滑模变结构控制理论推导出了采用近似线性化方法分析一位比较器非线性特性需满足的基础条件。在保证满足一位比较器环节可近似线性化处理的基础上,采用智能优化算法对Sigma-Delta调制器系统参数进行优化设计,降低了调制器系统参数设计难度,同时进一步提高系统性能。理论分析和仿真结果验证了本文方法的可行性和有效性。