纳米MOSFET/SOI器件新结构

重点介绍器件进入纳米尺度后出现的MOSFET/SOI器件的新结构,如超薄SOI器件、双栅MOSFET、FinFET和应变沟道等SOI器件,并对它们的性能进行了分析。

基于28nm MOSFET集成RNVM的1T1R纳米阵列器件可靠性研究

针对下一代新型纳米电子器件应用可靠性,设计制备了基于28 nm CMOS工艺MOSFET有源集成RNVM的存算一体化1T1R纳米阵列器件,测试评价了其在开关比(107-8)、操作电压(±1 V)、存储窗口等方面的综合电学性能,并设计实施了专门的可靠性试验。结果表明1T1R纳米阵列器件存在MOSFET Ion、Ileak应力退化-44.90%、751.64%以及RRAM循环耐受过程反向硬击穿等不单独出现于分立器件的特有失效现象。分析微观器件物理,得出1T1R纳米阵列器件因其独特结构特征和操作模式下复杂微观交互机制引发高源漏电压和弱栅控条件下特有可靠性原理的结论。提出了专门测试调控方案以提高1T1R纳米阵列器件可靠性。为解决28 nm及以下节点CMOS逻辑器件集成纳米RNVM技术引发的特有可靠性问题提供参考。

一个适用于模拟电路的深亚微米SOIMOSFET器件模型

从数值解源端和饱和点的表面电势出发 ,考虑模拟电路对 SOI MOSFET模型的一些基本要求如电荷守恒、器件源漏本征对称、各个工作区间连续并且高阶可导以及全耗尽和部分耗尽两种工作模式的转变 ,构建了一个能够满足这些要求的精确的器件模型 .同时包含了深亚微米 SOI MOSFET的一些二级效应如漏极诱生势垒降低效应 (DIBL )、速度饱和效应、自热效应等 .这个模型的参数相对较少并且精确连续 。

新型应变SGOI/SOI/MOSFET器件结构及物理模型分析

SOI技术和应变硅技术的广泛应用和融合大大提升了新型应变硅器件的发展，通过对新型应变器件结构及物理模型的深入分析和研究，有效改善了传统MOSFET器件因结构尺寸小的限制。同时，沟道掺杂工程在晶体器件中的广泛引入，使得新型应变SolMOSFET器件得到了飞速的发展，在未来的社会发展中有着广泛的应用前景。

纳米级MOSFET器件模拟的载流子输运模型

随着半导体微细加工技术的发展,预计硅SOC的集成度可达万亿个晶体管,单个晶体管的尺寸将达到10nm范围内。因此从理论上研究纳米尺寸器件的性能和特性对发展超大规模集成电路尤为重要。综述了纳米级MOSFET器件数值模拟的量子模型,以及在该模型下用到的几种载流子输运模型,并结合模拟结果对这一模型作了评价。

一种克服SOI MOSFET器件自加热效应的方法(英文)

MOS器件的自加热效应将影响器件的性能 .漏极电流将减小 ,长时间的可靠性也会受到影响 .在SOI器件中 ,自加热甚至比埋葬式氧化物引起的问题更严重 .本文通过在SOI和基片之间增加一条具有高导热和低导电的路径 。

短沟道SOI MOSFET栅结构研究与进展

系统比较了几种不同栅结构短沟道SOIMOSFET的性能,包括短沟道效应、电流驱动能力、器件尺寸等特性,获得了栅的数目与短沟道SOI器件的性能成正比的结论。介绍了两种新的短沟道SOI器件栅结构:Π栅和Ω栅,指出了短沟道SOIMOSFET栅结构的发展方向。

凹陷沟道SOI器件的实验研究

本文较为详细地描述了凹陷沟道ＳＯＩ器件的结构和工艺制造技术，采用凹陷沟道技术制备的ＳＯＩ器件的性能明显优于常规厚膜部分耗尽和常规薄膜全耗尽ＳＯＩ器件的性能．采用该技术已成功地研制出沟道区硅膜厚度为７０ｎｍ、源漏区硅膜厚度为１６０ｎｍ、有效沟道长度为０．１５～４．０μｍ的高性能凹陷沟道ＳＯＩＭＯＳＦＥＴ，它与常规薄膜全耗尽ＳＯＩＭＯＳＦＥＴ相比，跨导及饱和漏电流分别提高了约４０％．

深亚微米SOI MOSFET低压热载流子效应研究

当器件尺寸进入深亚微米后,SOIMOS集成电路中的N沟和P沟器件的热载流子效应引起的器件退化已不能忽视。通过分别测量这两种器件的跨导、阈值电压等参数的退化与应力条件的关系,分析了这两种器件的退化规律,对这两种器件的热载流子退化机制提出了合理的解释。并模拟了在最坏应力条件下,最大线性区跨导Gmmax退化与漏偏压应力Vd的关系,说明不同沟长的器件在它们的最大漏偏压以下时,能使Gmmax的退化小于10%。

SOI结构P型SiGe沟道混合模式晶体管器件模型研究

在带有应变SiGe沟道的SOIMOSFET结构中 ,把栅和衬底相连构成了新型的混合模式晶体管 (SiGeSOIBMHMT) .在SIVACO软件的器件数值模拟基础上 ,对这种结构的P型沟道管工作过程作了分析 ,并建立了数学模型 .提出在低电压 (小于 0 7V)下 ,衬底电极的作用可近似等效成栅 ,然后依据电荷增量 (非平衡过剩载流子 )的方法 ,推导出该结构的I V特性方程 .该方程的计算结果与器件模拟结果相一致 .

薄膜全耗尽SOI短沟道MOSFET准二维电流模型

本文在分析薄膜全耗尽SOI器件特殊物理效应的基础上,建立了可细致处理饱和区工作特性的准二维电流模型。该模型包括了场效应载流子迁移率、速度饱和以及短沟道效应等物理效应,可以描述薄膜全耗尽SOI器件所特有的膜厚效应、正背栅耦合(背栅效应)等对器件特性的影响,并且保证了电流、电导及其导数在饱和点的连续性。将模型模拟计算结果与二维器件数值模拟结果进行了对比,在整个工作区域(不考虑载流子碰撞离化的情况下)二者吻合得很好。

基于能带计算的纳米尺度MOS器件模拟

随着器件沟道长度的不断缩小,多栅结构(包括FinFET)被普遍认为是有效改进Ion/Ioff的手段.量子力学效应对MOSFET中载流子分布和输运的影响已被认识和研究多年.在沟道截面被局限在数纳米量级时,一个更基本的固体物理问题,即能带或电子结构对材料几何尺寸的依赖性,逐渐显现出来并对器件特性产生不可忽略的影响.本文讨论如何从第一原理出发,高效率地计算沟道区的能带结构.在得到载流子的输运参数(有效质量、迁移率等)的基础上,通过直接求解带开放边界条件的薛定谔方程以得到器件的电学特性.考虑到应力对能带结构和散射机制的影响,还研究了载流子迁移率与晶向的关系.

深亚微米PD和FD SOIMOS器件热载流子损伤的研究

研究了深亚微米PD和FDSOIMOS器件遭受热载流子效应(HCE)后引起的器件参数退化的主要差异及其特点,提出了相应的物理机制,以解释这种特性。测量了在不同应力条件下最大线性区跨导退化和阈值电压漂移,研究了应力Vg对HCE退化的影响,并分别预测了这两种器件的寿命,提出了10年寿命的0.3μm沟长的PD和FDSOIMOS器件所能承受的最大漏偏压。

栅控二极管R—G电流法表征SOI—MOS器件埋氧层界面陷阱的敏感性分析

通过数值模拟手段，用归一化的方法研究了界面陷阱、硅膜厚度和沟道掺杂浓度对R－G电流大小的影响规律。结果表明：无论在FD还是在PD SOI MOS器件中，界面陷阱密度是决定R－G电流峰值的主要因素，硅膜厚度和沟道掺杂浓度的影响却因器件的类型而导。为了精确地用R－G电流峰值确定界面陷阱的大小，器件参数的影响也必须包括在模型之中。

通用薄膜双栅SOI MOSFET电流模型

本文利用薄膜双栅ＳＯＩ器件在阈值电压附近硅膜中的常电位近似，得到一个通用的薄膜双栅ＳＯＩ器件电流模型．数值模拟结果与实验值吻合较好．文中特别对其它模型所不适用的正背栅具有不同参数的双栅ＳＯＩ器件进行了源漏电流的模拟，并对结果进行了分析．

一种结构调整后的DSOI器件

提出一种改进的 DSOI结构 ,在保留 DSOI解决浮体效应和散热问题的基础上 ,能提高电路速度和驱动能力等器件性能 .采用不完全除去沟道下绝缘层的办法 ,使 DSOI器件的结构更接近 SOI.采用准二维器件模拟器MEDICI对结构进行模拟 ,结果证明这种改进后的结构使器件具有更优越的性能 .

深亚微米薄层SOI/MOSFET’s热载流子效应分析

本文从二维模拟热载流子注入电流入手，讨论了不同硅层厚度、栅氧厚度和掺杂浓度对薄层深亚微米ＳＯＩ／ＭＯＳＦＥＴ’ｓ热载流子效应的影响．模拟结果表明，对于不同的硅层厚度，沟道前表面漏结处的载流子浓度对热载流子效应起着不同的作用，有时甚至是决定性的作用．沟道前表面漏结处的载流子浓度和沟道最大电场一样，是影响薄层ＳＯＩ／ＭＯＳＦＥＴ’ｓ热载流子效应的重要因素，这也就解释了以往文献中，随着硅层减薄，沟道电场增大，热载流子效应反而减小的矛盾．模拟也显示了在一定的硅层厚度变化范围内（６０～１００ｎｍ），器件热载流子效应达到最小值，而且在这一硅层范围内，热载流子效应对硅层厚度、栅氧厚度以及掺杂浓度的变化不敏感，这对高性能深亚微米薄层ＳＯＩ／ＭＯＳＦＥＴ’ｓ设计具有重要的指导意义．

薄层SOI/MOSFET’s热载流子电流的数值模拟

本文应用“幸运电子”概念，取代平均电场热载流子模型［１］，利用二维数值计算的方法，建立起一组热载流子向栅氧化层注入的注入电流和栅电流模型（包括热电子和热空穴）．通过分别对ＳＯＩ／ＭＯＳＦＥＴ和相应的体硅器件模拟计算得出：栅电流和实验数据符合得很好；体硅器件的注入电流和通常一样，最大值发生在Ｖｇ＝Ｖｄ／２处；然而在薄膜（包括中等厚膜）ＳＯＩ器件中，由于存在着前栅、背栅的耦合作用，热载流子电流变化较为复杂．栅电流不能完全表现注入电流的变化情况．

纳米级MOSFET的模拟

利用从量子波尔兹曼方程简化得到的双量子修正和计入载流子动量的全流体动力学模型，编制了流体动力学半导体器件模拟程序，并对栅长25nm的体硅MOSFET和栅长30nm的FinFET结构进行了模拟。模拟结果表明，改进后的流体动力学模型在工程应用中能够适应模拟纳米级MOSFET的要求，用于纳米级MOSFET的特性研究和优化设计。

薄膜SOI器件研究与展望

本文详细地分析了薄膜SOI器件一系列有益的特性,如:较大的亚阈值陡度,扭曲(kink)效应的消除以及短沟道效应的削弱等。最后指出,薄膜SOI器件技术是今后设计制造新型亚微米器件及电路的一种有效的方法。