基于三维线性反馈移位寄存器的三维堆叠集成电路可重构测试方案

三维堆叠集成电路(3D SIC)结构复杂,相较于二维集成电路(2D IC),设计有效的测试结构以降低测试成本更加困难。为降低3D SIC的测试成本,提出一种基于线性反馈移位寄存器(LFSR)的能够有效适应3D SIC不同测试阶段的三维LFSR(3D-LFSR)测试结构。3D-LFSR结构能够在堆叠前独立进行测试;在堆叠后,复用堆叠前的测试结构,并重构为一个适合当前待测电路的测试结构,且重构后的测试结构能进一步降低测试成本。基于3D-LFSR结构,设计了测试数据处理方法和测试流程,并采用混合测试模式以降低测试时间。实验结果表明,相较于双LFSR结构,3D-LFSR结构的平均功耗降低了40.19%,平均面积开销降低了21.31%,测试数据压缩率提升了5.22个百分点;相较于串行测试模式,采用混合测试模式的平均测试时间减少了20.49%。

面向序列密码的非线性反馈移位寄存器可重构并行化设计

基于序列密码的非线性反馈移位寄存器,将可重构技术与并行化处理相融合,提出了一种非线性反馈移位寄存器的可重构并行化架构.结果表明:可重构并行化架构能够灵活重构任意结构的非线性反馈移位寄存器;并行化思想能够支持在一个时钟周期完成对非线性反馈移位寄存器的并行更新;在0.18μm的互补金属氧化物半导体(CMOS)工艺中,其核心工作频率能够达到172MHz,针对256级的线性反馈移位寄存器,当并行度选取为32时,其吞吐率能够达到5.5Gb/s.

非线性反馈移位寄存器序列子簇的研究进展

随着近十年国际序列密码设计思想的转变,非线性反馈移位寄存器逐渐成为用于序列密码算法的重要的序列源生成器,因此对非线性反馈移位寄存器序列的密码性质的研究受到很多关注.一个非线性反馈移位寄存器的输出序列包含子簇是一种退化现象,它表明一个n级非线性反馈移位寄存器的输出序列并非都是真正的n阶递归序列,而是满足低于n阶的递归关系,甚至低于n阶的线性递归关系.本文系统总结了关于非线性反馈移位寄存器序列子簇的研究结果.

基于线性反馈移位寄存器和组合猫映射的伪随机序列生成方法

分析了线性反馈移位寄存器(LFSR)和猫映射的基本结构,给出了一种基于LFSR与猫映射的伪随机序列生成方法。该方法根据LFSR的计算结果产生相应的选择函数,通过选择函数确定当前迭代计算中猫映射的系数矩阵;应用选定的系数矩阵进行迭代计算产生相应的混沌序列,将其二值化后作为反馈值与LFSR的反馈值进行异或运算,运算结果作为LFSR的最终反馈值,实现对LFSR生成序列的随机扰动。通过实验对生成序列的性能进行了分析,结果表明,产生的混沌序列具有良好的随机性和安全性。

基于m序列的可重构线性反馈移位寄存器研究

现今,m序列通常用线性反馈移位寄存器(LFSR)来产生,但产生的序列单一,且其串行的产生方式使得序列的产生速率随码序列周期的增大而成线性增大的趋势。文章分析了线性反馈寄存器的特征多项式,在电路中加入寄存器组,提出了一种改进型线性反馈移位寄存器结构。改进后的电路实现各级寄存器并行输出数据,克服了传统线性反馈移位寄存器产生m序列的速度受字长制约的限制,且电路可以重构特征多项式的系数因子产生多种序列。最后,以周期为15的m序列为例对电路进行了仿真和验证,实验结果表明序列产生速率提高了N/2倍(N为寄存器级数)。

基于FPGA的Leap-forward型线性反馈移位寄存器在伪随机序列算法中的应用

传统线性反馈移位寄存器(LFSR)的输出序列是周期性的,每个时钟周期只能输出一位随机序列,生成伪随机序列时存在计算速度与序列长度相矛盾的问题。文章利用Leap-forward思路对移位寄存器进行改进,提出一种Leap-forward型线性反馈寄存器(LFSR)算法。FPGA编码实现的结果表明,利用该算法生成的伪随机序列在满足均衡性、游程特性、自相关特性等随机特性的同时,大幅提升了输出数据效率。

Grain-like型非线性反馈移位寄存器的序列的周期

研究了Grain-like结构能否输出最小周期的序列这一公开问题。给出Grain-like结构的概率模型,指出其输出序列的周期服从几何分布,从理论上说明了最小周期是可能达到的;借助星积运算,给出了一个判定Grain-like结构能否输出最小周期序列的充分条件,并构造了一类如此的Grain-like结构。

一种基于线性反馈移位寄存器的轻量级强PUF设计

物理不可克隆函数(PUF),是一种新型硬件安全原语,可以用FPGA和ASIC实现,避免芯片被过度制造和非法克隆。PUF可以用于安全密钥生成和芯片认证,强PUF是其中一种重要的分类,强PUF具有极大的CRP空间,适用于设备实体的安全认证。经典的以仲裁器PUF为代表的强PUF设计面积开销大,唯一性不够理想,难以在一些资源集约的场景,如嵌入式系统和物联网(IoT)设备中应用。为了减小硬件开销,提出了一种新型轻量级强PUF设计,该设计利用线性反馈移位寄存器对弱PUF的输出响应进行混淆以获得大量的输出响应,结构简单,易于实现。在28 nm的FPGA上实现并评估了该PUF设计。实验结果表明,该PUF的随机性为49.8%,唯一性为50.25%,硬件开销很小。

线性反馈移位寄存器的差分能量攻击

能否有效去除算法噪声的影响,直接关系到能量攻击成败。该文以线性反馈移位寄存器(LFSR)相邻两个时钟周期的能量消耗差异为出发点,提出了一种新的差分能量攻击算法。它从根本上去除了密码算法噪声在攻击过程中带来的影响。由于该算法随机选择初始向量(initialization vector),从而使攻击者能够容易地将其推广到具有类似结构的流密码体制。为了进一步验证攻击算法的有效性,该文利用软件仿真的方法对DECIM进行了模拟攻击。仿真结果表明,该攻击算法能够有效降低LFSR的密钥搜索的复杂度。

线性反馈移位寄存器的改进算法及其电路实现

提出并用电路实现了一种改进的线性反馈移位寄存器(LFSR)算法.改进的算法克服了传统线性反馈移位寄存器产生随机数的速度受字长制约的限制,其电路结构能够快速地产生任意字长的伪随机序列.用现场可编程门阵列(FPGA)实现该结构的结果表明,改进的LFSR算法能极大地提高数据吞吐率,采用改进结构合成的随机序列统计特性好.

非线性反馈移位寄存器串联分解唯一性探讨

非线性反馈移位寄存器(NFSR)是目前序列密码研究的热点问题之一。假定一个NFSR可以分解为更低级数NFSR的串联,该文讨论此分解是否唯一的问题。首先,对线性反馈移位寄存器(LFSR)而言,其串联分解等价于二元有限域2F上单变元多项式的分解,因而是唯一的。其次,针对给定NFSR可以分解为更低级数NFSR到LFSR串联的情形,该文给出了此NFSR具有这样分解的一个充分必要条件,并据此指出所有这样分解中级数最大的LFSR是唯一的。该文的最后构造了一类反例,此类反例表明对一般情形而言,NFSR的串联分解并不唯一。

一种新的低功耗内建自测法——线性反馈移位寄存器结构的更改(英文)

本文提出了一种通过改变线性反馈移位寄存器 (LFSR)的结构实现低功耗内建自测试方法。在伪随机测试方式下 ,随着测试的进行 ,测试矢量的效率大幅降低。通过改变线性反馈移位寄存器的结构滤掉无效的测试矢量从而实现低功耗测试。实践证明 。

可重构线性反馈移位寄存器设计

线性反馈移位寄存器是序列密码的重要组成部分,介绍了一种可重构线性反馈移位寄存器的设计。根据需要,它可以被配置成为GF(2),GF(28),GF(216)或GF(232)域上一定长度范围内的任意一个线性反馈移位寄存器。该可重构线性反馈移位寄存器原型已在Altera公司的EP2S60F1020C5FPGA上实现,最高可工作在100MHz时钟下。试验结果表明:该可重构线性反馈移位寄存器占用硬件资源少,性能稳定。

基于Galois线性反馈移位寄存器的随机数产生

随着FPGA计算能力的不断提高,使用FPGA进行计算加速的研究越来越多。在这些加速对象中,有许多应用都需要使用到随机数生成器。本文应用Leap Forward方法,提出了一种基于Galois类型线性反馈移位寄存器产生随机数的硬件结构。详细分析了该硬件结构中转换矩阵的特征,给出了提高工作速度和减小硬件面积的方法。应用该硬件结构,本文在Xilinx Vertex 6 FPGA上设计实现了16位输出的随机数产生器。实验结果显示,该随机数产生器仅使用了6个slices资源,工作速度可以达到951MHz,产生随机数的吞吐率可以达到15.2Gbps。文中使用K-S方法对所产生随机数的质量进行了检测,并给出了所产生的105个随机数的CDF曲线与理论CDF的比对结果。

混沌序列与一类基于移位寄存器的非线性序列的性能比较

混沌序列与一类基于移位寄存器的非线性序列—非线性前馈逻辑(Non-Linear Feed-ForwardLogic,NLFFL)序列都具有非线性、宽带类噪声、大的码族、长的周期且容易产生的特性,通过对它们在产生方式、相关性能、多址性能以及抗相关攻击能力等方面进行分析和仿真研究,说明混沌序列与该类非线性序列在性能上总体相当,但对于短周期序列(N≤1023),混沌序列的抗相关攻击、抗干扰能力更强,因此更具有实用价值。

双线性反馈移位寄存器的数字图像加密

信息安全已成为数字图像领域的一个研究重点,针对传统算法无法适应数字图像加密要求的局限性,提出一种双线性反馈移位寄存器的数字图像加密算法。首先对传统反馈移位寄存器进行分析,指出了其不足,然后利用混沌系统的随机性、非线性优点,设计了一种双线性反馈移位寄存器,最后将双线性反馈移位寄存器应用于数字图像的加密,并对算法安全性进行了分析。结果表明,本文算法大大提高了数字图像的安全性,而且解密效果良好。

适用于三值线性反馈移位寄存器的CMOS触发器

为了省免多值线性反馈移位寄存器中存在的常量乘运算电路,本文以三值逻辑为例,提出了具有Q-2Q双轨输出的三值CMOS触发器的设计。它可与传统的三值模和电路配合,即可实现三值线性反馈移位寄存器。这不仅简化了电路结构,并可提高电路的工作速度。PSPICE模拟证实了该Q-2Q触发器设计具有正确的逻辑功能。此设计思想可推广至基数更高的多值线性反馈移位寄存器电路的设计。

F_p上跳步线性反馈移位寄存器

Steve Babbage和Matthew Dodd第一次将F2上跳步线性反馈移位寄存器应用在MICKEY算法的设计中。本文将F2上跳步线性反馈移位寄存器的数学理论进行了推广,给出了Fp上跳步线性反馈移位寄的基本理论,还给出了Fp上有特殊跳步指数的本原多项式的搜索算法,并给出了一些搜索结果。

线性变换移位寄存器序列

线性变换移位寄存器由Tsaban和Vishne提出,是一个面向字的移位寄存器,每次输出一个字节。研究了由TSR所生成的序列的基本性质,并且给出了一个新的准则来判定一个线性变换移位寄存器系统的特征多项式是否不可约。利用这个准则,不需要在扩域上做运算来判定一个线性变换移位寄存器系统的特征多项式是否不可约。

二元给定序列非线性移位寄存器的综合与产生

依据非线性移位寄存器的原理,文中讨论二元给定序列非线性反馈移位寄存器的综合算法,用C语言编程,找到了产生该序列的非线性移位寄存器。借助EDA技术,以FPGA为硬件基础,经过设计优化构成定长序列和给定周期序列的伪随机序列发生器,并进行了仿真实验,用硬件实验证实了设计的合理性。