CMOS线驱动器输出信号压摆率控制的研究

线驱动器的输出信号压摆率(slewrate)与信号在传输线上的反射(reflection)、电磁干扰(Electro-MagneticInterference)密切相关,适当缓的压摆率对抑制信号在传输线上的反射和电磁干扰非常有效。设计了一种新的CMOS线驱动器输出压摆率控制电路。采用华晶上华0.6μmCMOS工艺模型,对该电路进行了Hspice仿真。结果表明,该电路能很好地控制CMOS线驱动器的输出压摆率,可获得几十ns到几μs的上升或下降时间。

5V供电的CATV线驱动器AD8323

AD8323是ANALOGDEVICES公司生产的、采用5V供电的CATV线驱动器 ,它具有良好的阶梯输出功率控制功能 ,同时具有低失真 ,低噪声 ,支持SPI接口等优良性能 ,是一个低功耗、数字控制的可变增益放大器 ,最适合对同轴电缆的驱动。文中介绍了AD8323的主要性能。

数控可变增益高频线驱动器及其应用

介绍支持DOCSIS标准的数控可变增益高频线驱动器的原理、功能及其一般应用 ;以其在有线电视网调制解调器中的应用为例 ,分析可变增益高频线驱动器的性能和特点。

Maxim推出汽车应用音频线驱动器

Maxim推出模拟音频线驱动器MAX13325／MAX13326，设计用于高可靠性、高压汽车娱乐系统。这两款双声道线驱动器为汽车音频组件提供可靠的差分接口。器件具有差分输入输出，集成了输入输出故障诊断功能，

赛普拉斯高性能HD／SD多格式视频线驱动器

赛普拉斯半导体公司（Cypress Semiconductor Corp．）宣布推出针对视分放大器、生产路由器与交换机、A／D与D／A转换器及其它专业广播设备的两款HD／SD多格式视频线驱动器。这些有线驱动器与Cypress的HOTLink-On-Demand视频串行器／解串器（SERDES）、均衡器以及YLink保护开关器件协同使用，能够为专业视频设备设计人员提供全面的串行数字端口解决方案。

Cypress推出高性能HD／SD多格式视频线驱动器

日前，赛普拉斯（Cypress）宣布推出针对视分放大器、生产路由器与交换机、A／D与D／A转换器及其它专业广播设备的两款HD／SD多格式视频线驱动器。这些有线驱动器与Cypress的HOTLink-On-Demand视频串行器/解串器（SERDES）、均衡器以及YLink保护开关器件协同使用，能够为专业视频设备设计人员提供全面的串行数字端口解决方案。

高性能HD／SD多格式视频线驱动器

CYV15G0101CD和CYV15G0102CD是针对视分放大器、生产路由器与交换机、A／D与D／A转换器及其他专业广播设备的HD／SD多格式视频线驱动器，与HOTLink-On-Demand视频串行器／解串器（SERDES）、均衡器以及YLink保护开关器件协同使用，可以轻松替换现有器件，能够为专业视频设备设计人员提供全面的串行数字端口解决方案。

用线驱动器合成输出阻抗

图中所示的线驱动器电路采用两只运算放大器来合成输出阻抗。传统的线驱动器电路使用一只带电阻的运放,该串联电阻往往就是运算放大器的等效电阻。通过分析传统电路原理,若希望在输出端获得某一电压输出,则势必要求运算放大器有2倍的输出以克服在输出电阻上的压降。 图中电路类似于有名的Howland电流泵,但却具有不同的电阻值,为了计算输出电阻R.,输入对地短路,则:

用CPLD实现线阵CCD的驱动

介绍了用复杂可编程逻辑器件(CPLD)设计线阵CCD驱动脉冲的方法,用一片XC9572设计出TCD1501D正常工作所需的驱动波形。

一种适用于10/100MHz Base TX以太网的新型发射电路

提出了一种新结构发射电路 ,适用于 10 / 10 0MHzBaseTX以太网 ,兼容 10MHzBaseTX和 10 0MHzBaseTX两种工作模式 ,并能在这两种模式间自由切换 .电路采用了波形整形 ,斜率控制 ,复用线驱动器等技术 ,使所有参数符合IEEE80 2 3标准 .芯片在SMIC的 0 18μmCMOS工艺流片测试 ,电源电压为 3 3V .

一种适用于高速串行数据通信的发送器

介绍了一种采用深亚微米 CMOS工艺实现的单片集成发送器的设计 .该发送器适用于高速串行硬盘接口 ,主要由时钟发生器、并串转换电路和片内阻抗匹配的线驱动器三大模块组成 .发送器采用 0 .18μm六层金属单层多晶N阱 CMOS工艺实现 ,芯片面积 1.3mm× 0 .78mm .测试结果表明时钟发生器可工作在 1.5 GHz的频率下 ,数据可以正常发送 .发送器总体功耗为 95 m W,输出共模电平 2 70 m V ,单端输出幅度 2 70 m V.

一种采用半速结构的CMOS串行数据收发器的设计

设计了一种单片集成的CMOS串行数据收发器 .该收发器用于线上速率为 1 2 5Gb/s的千兆以太网中 ,全集成了发送和接收的功能 ,主要由时钟发生器、时钟数据恢复电路、并串 /串并转换电路、线驱动器和均衡器组成 .为了降低系统设计难度和电路功耗 ,收发器采用了半速率时钟结构 .电路采用 1 8V 0 18μm 1P6MCMOS数字工艺 ,芯片面积为 2 0mm× 1 9mm .经CadenceSpectre仿真验证以及流片测试 ,电路工作正常 。

0.18μm CMOS工艺3.125Gb/s发送器的设计

介绍了一种采用深亚微米 CMOS工艺实现单片集成发送器的设计 .它适用于 IEEE 80 2 .3ae多通道 1 0 Gbps以太网接口 (Ethernet) .发送器主要由时钟发生器、多路选择器、占空比调整电路和片内阻抗匹配的线驱动器组成 .为了提高传输速率发送器采用多相时钟结构 ,并且针对该种结构对发送器的功耗进行了系统优化 .文中设计的电路采用 0 .1 8μm工艺仿真 ,总体功耗为 95 m W,线驱动器差分输出幅度为 1 6 0 0 m V ,发送器的系统抖动为 5 0

几种通信标准和 IC 电路接口

针对某些通信协议，推荐几种ＩＣ接口电路芯片及它们在克服噪声影响方面的应用。