基于ZYNQ的磁悬浮织针阵列控制系统设计

为了满足磁悬浮织针阵列系统在多路织针实时、高速控制方面的需求,基于单针磁悬浮织针控制的研究,利用PL(FPGA)和PS(ARM)等ZYNQ芯片内部资源的灵活逻辑可操作性,设计了硬件逻辑相关的各功能模块。同时,通过AXI总线协议设计了驱动功能IP核,从而保证了PL端与PS端的高效协同工作,实现了对多路织针的实时、高速控制。还借助Vivado软件进行了硬件逻辑的编程和仿真,并搭建了样机试验平台对完整系统进行了测试。实验结果表明:该系统能够对多路磁悬浮织针进行同步、高速和稳定的控制,验证了该系统的有效性和可行性。

基于磁悬浮织针阵列异步FIFO模块设计

针对磁悬浮织针阵列系统数据高速、实时传输的需求,结合磁悬浮织针阵列模型定义织针驱动数据格式,并依据循环队列原理在FPGA设计软件中设计异步FIFO缓存模块。利用其独特的环形结构特性,帮助数据传输系统实现驱动数据的高速传输。为避免数据溢出造成数据传输错误情况的出现,在FIFO模块中加入空、满判断功能。仿真结果表明,该FIFO模块能够实现多路磁悬浮织针的驱动数据高速缓存,并及时反馈循环队列中数据存取情况,验证了该方案实现磁悬浮织针横机数据高速传输的有效性与可行性。