-
题名3D芯片绑定中测试绑定次序对成本的影响
被引量:1
- 1
-
-
作者
方芳
秦振陆
王伟
朱侠
郭二辉
任福继
-
机构
合肥工业大学
情感计算与先进智能机器安徽省重点实验室
中国电子科技集团第三十八研究所
-
出处
《电子学报》
EI
CAS
CSCD
北大核心
2017年第9期2263-2271,共9页
-
基金
国家自然科学基金重点项目(No.61432004)
国家自然科学基金(No.61474035
+4 种基金
No.61204046
No.61306049)
安徽省科技攻关(No.1206c0805039)
安徽省自然科学基金(No.1508085QF129)
教育部新教师基金(No.20130111120030)
-
文摘
针对3D SICs(3D Stacked Integrated Circuits,三维堆叠集成电路)在多次绑定影响下的成本估算问题,现有的方法忽略了实际中经常发生的丢弃成本,从而使得理论的测试技术不能很好的应用于实际生产.本文根据绑定中测试的特点,提出了一种协同考虑绑定成功率与丢弃成本的3D SICs理论总成本模型.基于该模型,提出了一种3D SICs最优绑定次序的搜索算法.最后,进一步提出了减少绑定中测试次数的方法,实现了"多次绑定、一次测试",改进了传统绑定中测试"一绑一测"的方式.实验结果表明,本文提出的成本模型更贴近于实际生产现状,最优绑定次序、最优绑定中测试次数可以更加有效指导3D芯片的制造.
-
关键词
丢弃成本
成本模型
绑定次序
绑定中测试
测试次数优化
-
Keywords
discarding cost
cost model
stacking order
mid-bond test
test times optimization
-
分类号
TN405
[电子电信—微电子学与固体电子学]
-