芯片物理设计中一种新的结构式布局方法

在一些高性能芯片物理设计中,交叉结构所产生的路径会使相关的器件集聚在一起,从而导致布线拥塞和时序问题,使布局布线工具难以获得满意的结果.为此,文中提出了一种新型的结构式布局方法,即根据交叉结构的特点进行缓冲器树状结构的插入;并通过一个采用格罗方德14nm工艺、主时钟频率达1. 5GHz、130多万门级的子模块进行验证.结果显示:交叉结构模块的时序违例负总量(TNS)从-29. 0 ns降低到-1. 7 ns,最差时序违例量(WNS)从-53 ps减少到-38 ps,总设计规则检查错误数目从7094减少到352;交叉结构模块的总绕线长度从772076μm下降到442 066μm;其他模块的WNS和TNS分别提升了18. 37%和76. 50%.