垂直氮化镓鳍式功率场效应晶体管优化设计

主要研究了垂直氮化镓鳍式功率场效应晶体管的器件特性。利用理论计算和器件模拟,系统地设计和优化了n型氮化镓漂移层的掺杂浓度和厚度以及鳍宽度的参数,使得击穿电压和导通电阻达到最佳的折衷。经过最终优化后,当n型氮化镓漂移层的掺杂浓度、漂移层的厚度、鳍宽度分别为5×10^(15)cm^(-3)、10μm、0.2μm时,得到高击穿电压为1150 V、低导通电阻为1.01 mΩ·cm^(2)、高Baliga优值为1.31 GW/cm^(2)。结果表明,通过本文方法优化的垂直氮化镓鳍式功率场效应晶体管可用于大功率和高压场合。

鳍式场效应晶体管的有利特性及目前的研究方向

在后摩尔时代,为了满足成本、技术等方面的需求,人们对MOSFET在尺寸方面的要求不断提高,短沟道效应的影响日益显著,为了回避短沟道效应的影响,鳍式场效应晶体管应运而生。文章将从鳍式场效应晶体管的物理特征出发,将其与传统的MOSFET进行对比,阐述其具有的优势,最后简单介绍了鳍式场效应晶体管目前已经公开发表的研究内容与方向。

一种新型隧穿场效应晶体管

提出了一种新型隧穿场效应晶体管(TFET)结构,该结构通过在常规TFET靠近器件栅氧化层一侧的漏-体结界面引入一薄层二氧化硅(隔离区),从而减小甚至阻断反向栅压情况下漏端到体端的带带隧穿(BTBT),减弱TFET的双极效应,实现大幅度降低器件泄漏电流的目的。利用TCAD仿真工具对基于部分耗尽绝缘体上硅(PDSOI)和全耗尽绝缘体上硅(FDSOI)的TFET和新型TFET结构进行了仿真与对比。仿真结果表明,当隔离区宽度为2 nm,高度大于10 nm时,可阻断PDSOI TFET的BTBT,其泄漏电流下降了4个数量级;而基于FDSOI的TFET无法彻底消除BTBT和双极效应,其泄漏电流下降了2个数量级。因此新型结构更适合于PDSOI TFET。

10纳米鳍式晶体管架构FinFET工艺

FET的全名是场效应晶体管(Field Effect Transistor,FET),先从大家较耳熟能详的MOS来说明。MOS的全名是金属-氧化物-半导体场效晶体管(Metal Oxide Semiconductor Field Effect Transistor,MOSFET),鳍式场效应晶体管是闸极长度缩小到20纳米以下的关键,拥有这个技术的制程与专利,才能确保未来在半导体市场上的竞争力,这也是让许多国际大厂趋之若骛的主因。创新半导体架构和制造工艺才是关键。

一种源漏缓冲浮栅型低漏电场效应晶体管

为解决当前主流晶体管MOSFET的反向泄漏电流较大的问题,并对传统FINFET做进一步优化,提出一种源漏缓冲浮栅型的具有较低漏电的场效应晶体管。所设计出的双向开关装置具有低静态功耗和低反向泄漏电流,只需一个独立外部供电的栅电极就可控制器件的导通、关断和浮栅擦写功能。通过改变器件中浮栅注入的电荷类型以及半导体中的掺杂浓度,即可使器件工作在不同的模式下,还可使整个器件拥有更低的反向漏电流和更高的正向导通电流。整体结构相互对称,源漏可以互换,因此具有更好的兼容性。

绝缘体上硅FinFET亚阈值摆幅研究

在新型多栅器件栅电容模型的研究中,量子电容随着沟道长度及栅氧化层厚度的不断减小而变得越发不可忽略。推导了基于绝缘体上硅(SOI)工艺技术的鳍式场效应晶体管(FinFET)的量子电容,并通过构建囊括量子电容的内部电容网络模型推导了亚阈值摆幅。采用Matlab软件,仿真验证了量子电容对亚阈值摆幅的影响。提出了亚阈值摆幅的优化方法,为如何选取合适的器件尺寸来优化某个特定设计目标的性能提供了指导。

电离辐射环境下的部分耗尽绝缘体上硅n型金属氧化物半导体场效应晶体管可靠性研究

随着半导体技术的进步,集成小尺寸绝缘体上硅器件的芯片开始应用到航空航天领域,使得器件在使用中面临了深空辐射环境与自身常规可靠性的双重挑战.进行小尺寸器件电离辐射环境下的可靠性试验有助于对器件综合可靠性进行评估.参照国标GB2689.1-81恒定应力寿命试验与加速寿命试验方法总则进行电应力选取,对部分耗尽绝缘体上硅n型金属氧化物半导体场效应晶体管进行了电离辐射环境下的常规可靠性研究.通过试验对比,定性地分析了氧化物陷阱电荷和界面态对器件敏感参数的影响,得出了氧化物陷阱电荷和界面态随着时间参数的变化,在不同阶段对器件参数的影响.结果表明,总剂量效应与电应力的共同作用将加剧器件敏感参数的退化,二者的共同作用远大于单一影响因子.

22 nm体硅FinFET热载流子及总剂量效应研究

为了解FinFET在辐射环境下的可靠性,对22 nm体硅N型FinFET热载流子注入效应及电离总剂量效应进行了研究。试验结果表明,本批次nFinFET热载流子效应显著,鳍数越少参数退化越多。主要原因是鳍间的耦合作用降低了热载流子密度,使得多鳍器件热载流子退化减弱;总剂量辐照后,器件电学参数发生退化,主要表现为阈值电压正向漂移及饱和电流增大,这些参数变化主要与辐照在FinFET氧化物中引入的陷阱电荷相关。

鳍式场效应晶体管之父

那是1995年。芯片技术一直遵循摩尔定律飞速发展,摩尔定律指出,由于晶体管的尺寸不断缩小,芯片上晶体管的数量大约每两年就会翻一番。然而地平线似乎不再无限。的确,这是第一次,整个半导体行业都在悄然预言摩尔定律的终结。当一个关键晶体管的尺寸从350纳米缩小到不足100纳米时,这就暗示了黄金时代将结束。就连美国政府也忧心忡忡一一美国国防部高级研究计划局(DARPA)为此拉响了警报,并启动了一项寻找新芯片技术的计划。

0.5μm部分耗尽SOI MOSFET中的寄生双极效应

0.5μm部分耗尽SOI MOSFET的寄生双极效应严重影响了SOI器件和电路的抗单粒子和抗瞬态γ辐射能力。文中显示,影响0.5μm部分耗尽SOI NMOSFET寄生的双极器件特性的因素很多,包括NMOSFET的栅上电压、漏端电压和体接触等,尤其以体接触最为关键。在器件处于浮体状态时,0.5μm SOI NMOSFET的寄生双极器件很容易被触发,导致单管闭锁。因此,在设计抗辐射SOI电路时,需要尽量降低SOI NMOSFET寄生双极效应,以提高电路的抗单粒子和抗瞬态γ辐射能力。

FinFET工艺对MOS器件辐射效应的影响

基于商用工艺线生产抗辐射器件具有一定的通用性,需要对商用工艺本征的抗辐射能力进行评估。综述了当前最新绝缘体上硅鳍式场效应晶体管(SOI FinFET)和体硅FinFET工艺的鳍宽和敏感面积对辐射效应的影响。SOI FinFET和体硅FinFET工艺的抗总剂量能力随着鳍宽的变化呈现相反的趋势。SOI FinFET的阈值电压漂移和亚阈值摆幅的退化随着鳍宽减小而减小,而体硅FinFET工艺的漏电流随着鳍宽减小而增大。FinFET工艺由于其自身结构的特点,与相同工艺节点下的平面工艺相比,敏感面积更小,抗单粒子翻转能力更好。从整体趋势来看,随着工艺节点的减小,FinFET工艺的本征抗总剂量能力较为可观,而本征抗单粒子翻转能力较差。

鳍工艺的自对准四重图形化技术研究与应用

阐述CMOS技术进入深纳米工艺节点,鳍式场效应晶体管以其优异的电学性能成为目前的主流器件。当工艺发展到Fin周期小于40nm时,开展自对准四重图形化技术研究,以实现场效应晶体管的鳍结构显得尤为重要。探讨北方华创公司的NMC 612D刻蚀机,开发了完整的鳍自对准四重图形化集成工艺流程,优化了关键刻蚀工艺。研究得到的形貌优化后具有24nm周期的鳍透射电子显微镜(TEM)截面图显示,所得鳍结构的特征尺寸均匀性、线宽/线边粗糙度和周期漂移等关键工艺指标都达到要求。

三栅FET的总剂量辐射效应研究

通过对赝MOS进行不同剂量的辐射,得到不同辐射条件下赝MOS器件的I-V特性曲线,并通过中带电压法进行分析,得出在不同辐射下SOI材料的埋氧层中产生的陷阱电荷密度和界面态电荷密度参数。采用这些参数并结合Altal三维器件模拟软件模拟了硅鳍(FIN)宽度不同的三栅FET器件的总剂量辐射效应,分析陷阱电荷在埋氧层的积累和鳍宽对器件电学特性的影响。

FinFET芯片TEM样品制备及避免窗帘效应方法

制备高质量纳米尺度芯片透射电子显微镜(TEM)样品对于探索半导体器件结构设计、材料分布与芯片性能之间的关系具有重要的意义。使用聚焦离子束(FIB)/扫描电子显微镜(SEM)双束系统制备14 nm鳍式场效应晶体管(FinFET)截面TEM样品,制备过程中从技术角度提出了两种自下而上制样方案来抑制窗帘效应。为扩大样品的可表征视场范围,在避免样品弯曲的前提下,提出了一种薄片提取方法。结果表明,离子束流越大,窗帘效应越严重,自下而上方法能有效规避窗帘效应;离子束电压30 kV时采用清洗截面(CCS)模式、5 kV/2 kV时采用矩形模式,样品台倾斜补偿角度为1.5°~3.5°,进行交叉减薄,且最终铣削长度控制在1μm时减薄效果最好;新的薄片提取方法改变了样品的铣削方向,在避免窗帘效应破坏感兴趣结构和样品弯曲的前提下,将样品的可表征视场范围扩大了5倍。研究结果对优化TEM样品制备方法以及芯片失效分析提供了参考。

FinFET器件单粒子翻转物理机制研究评述

鳍式场效应晶体管(FinFET)器件由于其较高的集成度以及运算密度,已成为未来航天应用领域的重要选择。FinFET器件的辐射敏感性与其制作工艺和工作条件息息相关。为了解FinFET器件的单粒子翻转(SEU)敏感机制,文章结合国内外开展的相关研究,从SEU机理出发,分析了器件特征尺寸、电源电压和入射粒子的线性能量传输(LET)值等不同条件对器件SEU敏感性的影响,最后结合实际对FinFET器件SEU的研究发展方向进行展望。

FinFET/GAAFET纳电子学与人工智能芯片的新进展

集成电路在后摩尔时代的发展呈现出多模式创新的特点。综述了后摩尔时代中两大创新发展热点,即鳍式场效应晶体管/环绕栅场效应晶体管(FinFET/GAAFET)纳电子学和基于深度学习新算法的人工智能(AI)芯片,并介绍了其发展历程和近两年的最新进展。在FinFET/GAAFET纳电子学领域,综述并分析了当今Si基CMOS集成电路的发展现状,包含Intel的IDM模式、三星和台积电的代工模式3种技术路线,及其覆盖了22、14、10、7和5 nm集成电路纳电子学的5代技术各自的创新特点,以及未来3和2 nm技术节点GAAFET的各种创新结构的前瞻性技术研究。摩尔定律的继续发展将以Si基FinFET和GAAFET的技术发展为主。在AI芯片领域,综述并分析了数字AI芯片和模拟AI芯片的发展现状,包含神经网络云端和边缘计算应用的处理器(图像处理器(GPU)、张量处理器(TPU)和中央处理器(CPU))、加速器和神经网络处理器(NPU)等的计算架构的创新,各种神经网络算法和计算架构结合的创新,以及基于存储中计算新模式的静态随机存取存储器(SRAM)和电阻式随机存取存储器(RARAM)的创新。人工智能芯片的创新发展可弥补后摩尔时代集成电路随晶体管密度上升而计算能力增长缓慢的不足。

纳电子学与神经形态芯片的新进展

综述了纳电子学和神经形态芯片进入新世纪后所处发展阶段以及近两年的最新进展。在纳电子领域,综述并分析了当今集成电路的发展现状,包括鳍式场效应晶体管（Fin FET）的发展、10 nm节点的技术突破、7 nm和5 nm节点的前瞻性技术研究以及三类后互补金属氧化物半导体（CMOS）器件（自旋电子器件、隧穿FET和碳纳米管栅的二维半导体Mo S2晶体管）的探索性研究,指出摩尔定律将沿着加强栅对沟道电子的控制（三栅和环栅）、更换高迁移率材料和采用新机理等技术路线继续前行。在神经形态芯片领域,综述并分析了神经形态芯片的发展历程、＂真北＂类脑芯片的技术创新和应用、当今嵌入式神经处理器的四个发展特点和采用新器件提高能量效率的探索。采用纳电子技术的神经形态芯片的发展将成为未来智能时代发展的基础。

FinFET/GAAFET纳电子学与人工智能芯片的新进展(续)

集成电路在后摩尔时代的发展呈现出多模式创新的特点。综述了后摩尔时代中两大创新发展热点,即鳍式场效应晶体管/环绕栅场效应晶体管(FinFET/GAAFET)纳电子学和基于深度学习新算法的人工智能(AI)芯片,并介绍了其发展历程和近两年的最新进展。在FinFET/GAAFET纳电子学领域,综述并分析了当今Si基CMOS集成电路的发展现状,包含Intel的IDM模式、三星和台积电的代工模式3种技术路线,及其覆盖了22、14、10、7和5 nm集成电路纳电子学的5代技术各自的创新特点,以及未来3和2 nm技术节点GAAFET的各种创新结构的前瞻性技术研究。摩尔定律的继续发展将以Si基FinFET和GAAFET的技术发展为主。在AI芯片领域,综述并分析了数字AI芯片和模拟AI芯片的发展现状,包含神经网络云端和边缘计算应用的处理器(图像处理器(GPU)、张量处理器(TPU)和中央处理器(CPU))、加速器和神经网络处理器(NPU)等的计算架构的创新,各种神经网络算法和计算架构结合的创新,以及基于存储中计算新模式的静态随机存取存储器(SRAM)和电阻式随机存取存储器(RARAM)的创新。人工智能芯片的创新发展可弥补后摩尔时代集成电路随晶体管密度上升而计算能力增长缓慢的不足。

FinFET纳电子学与量子芯片的新进展

综述了后摩尔时代中两大发展热点:鳍式场效应晶体管(FinFET)纳电子学和基于量子计算新算法的量子芯片的发展历程和近两年的最新进展。在FinFET纳电子学领域,综述并分析了当今Si基互补金属氧化物半导体(CMOS)集成电路的发展现状,包括FinFET的发展、10 nm和7 nm技术节点的量产、5 nm和3 nm技术节点的环栅场效应晶体管(GAAFET)和2 nm技术节点的负电容场效应晶体管(FET)的前瞻性技术研究以及非Si器件(InGaAs FinFET、WS2和MoS2两种2D材料的FET)的探索性研究。指出继续摩尔定律的发展将以Si基FinFET和GAAFET的技术发展为主。在量子芯片领域,综述并分析了超导、电子自旋、光子、金刚石中的氮空位中心和离子阱等五种量子比特芯片的发展历程,提高相干时间、固态化及多量子比特扩展等的技术突破,以及近几年在量子信息应用的新进展。基于Si基的纳米制造技术和新的量子计算算法的结合正加速量子计算向工程化的进展。

基于SOI结构的辐照传感器的辐照响应特性研究

绝缘体上硅埋氧层(Silicon-On-Insulator Buried Oxide,SOI BOX)P型金属氧化物半导体场效应晶体管(Positive channel Metal Oxide Semiconductor,PMOS)是用于新型高灵敏度辐射探测仪的一种关键器件。通过试验研究了SOI BOX PMOS的辐照响应特性,包括辐照偏置对SOI BOX PMOS的辐射响应灵敏度的影响、不同辐射剂量率环境下的SOI BOX PMOS的灵敏度响应差异、辐照后的SOI BOX PMOS的退火特性及其对辐射响应敏感度影响,以及SOI BOX PMOS沟道宽长比与其灵敏度的关系等,并对试验结果进行了必要的理论分析。实验结果表明:正偏置辐照的器件对电荷的收集响应灵敏度明显高于零偏置辐照的器件;阈值电压的辐照变化几乎不受退火效应影响;相比于宽沟道器件,窄沟道器件的阈值电压漂移更为明显。实验研究为新型辐射剂量探测仪的研制打下了基础。