期刊文献+
共找到173篇文章
< 1 2 9 >
每页显示 20 50 100
SOI高压LDMOS器件氧化层抗总电离剂量辐射效应研究
1
作者 王永维 黄柯月 +4 位作者 王芳 温恒娟 陈浪涛 周锌 赵永瑞 《半导体技术》 CAS 北大核心 2024年第8期758-766,共9页
绝缘体上硅(SOI)高压横向扩散金属氧化物半导体(LDMOS)器件是高压集成电路的核心器件,对其进行了总电离剂量(TID)辐射效应研究。利用仿真软件研究了器件栅氧化层、场氧化层和埋氧化层辐射陷阱电荷对电场和载流子分布的调制作用,栅氧化... 绝缘体上硅(SOI)高压横向扩散金属氧化物半导体(LDMOS)器件是高压集成电路的核心器件,对其进行了总电离剂量(TID)辐射效应研究。利用仿真软件研究了器件栅氧化层、场氧化层和埋氧化层辐射陷阱电荷对电场和载流子分布的调制作用,栅氧化层辐射陷阱电荷主要作用于器件沟道区,而场氧化层和埋氧化层辐射陷阱电荷则主要作用于器件漂移区;辐射陷阱电荷在器件内部感生出的镜像电荷改变了器件原有的电场和载流子分布,从而导致器件阈值电压、击穿电压和导通电阻等参数的退化。对80 V SOI高压LDMOS器件进行了总电离剂量辐射实验,结果表明在ON态和OFF态下随着辐射剂量的增加器件性能逐步衰退,当累积辐射剂量为200 krad(Si)时,器件的击穿电压大于80 V,阈值电压漂移为0.3 V,器件抗总电离剂量辐射能力大于200 krad(Si)。 展开更多
关键词 辐射电荷 总电离剂量(TID)辐射效应 绝缘体上硅(soi) 横向扩散金属氧化物半导体(LDMOS) 击穿电压 导通电流
下载PDF
100 V SOI厚栅氧LDMOS器件设计与优化
2
作者 王永维 黄柯月 +2 位作者 温恒娟 陈浪涛 周锌 《通讯世界》 2024年第7期1-3,共3页
基于高压模拟开关需求,对100 V绝缘体上硅(SOI)厚栅氧横向扩散金属氧化物半导体(LDMOS)器件开展研究。利用仿真软件,研究了该LDMOS器件的结构参数,包括漂移区长度、漂移区掺杂剂量、多晶硅栅场板长度对LDMOS器件击穿电压的影响。采用沟... 基于高压模拟开关需求,对100 V绝缘体上硅(SOI)厚栅氧横向扩散金属氧化物半导体(LDMOS)器件开展研究。利用仿真软件,研究了该LDMOS器件的结构参数,包括漂移区长度、漂移区掺杂剂量、多晶硅栅场板长度对LDMOS器件击穿电压的影响。采用沟道离子补偿注入的方法,通过控制沟道区调整沟道区硼离子注入剂量,调节器件的阈值电压,同时通过优化N阱区(N-well)注入窗口长度改善器件的饱和电流。 展开更多
关键词 soi LDMOS 绝缘体上硅 功率器件 击穿电压 阈值电压
下载PDF
SOI(绝缘体上硅)的采用日趋活跃 被引量:1
3
作者 志成 《电子产品世界》 2004年第05A期97-97,88,共2页
关键词 soi 绝缘体上硅 半导体生产 微处理器
下载PDF
绝缘体上硅(SOI)
4
《微纳电子技术》 CAS 2005年第5期226-226,共1页
SOI是指以“工程化的”基板代替传统的体型衬底硅的基板技术,这种基板由以下三层构成:薄的单晶硅顶层,在其上形成蚀刻电路;相当薄的绝缘SiO2中间层;非常厚的体型Si衬底层。
关键词 绝缘体上硅 siO2 机械支撑 基板 工程化 soi 单晶硅 中间层 体型 衬底 蚀刻
下载PDF
绝缘体上硅(SOI)驱动芯片技术优势及产品系列
5
《变频器世界》 2022年第4期32-33,共2页
本文在介绍驱动芯片的概览和PN结隔离(JI)技术基础上,介绍英飞凌的绝缘体上硅(SOI)驱动芯片技术。高压栅极驱动IC的技术经过长期的发展,走向了绝缘体上硅(silicon-on-insulator,简称SOI),SOI指在硅的绝缘衬底上再形成一层薄的单晶硅,相... 本文在介绍驱动芯片的概览和PN结隔离(JI)技术基础上,介绍英飞凌的绝缘体上硅(SOI)驱动芯片技术。高压栅极驱动IC的技术经过长期的发展,走向了绝缘体上硅(silicon-on-insulator,简称SOI),SOI指在硅的绝缘衬底上再形成一层薄的单晶硅,相对于传统的导电型的硅衬底,它有三层结构,第一层是厚的硅衬底层,用于提供机械支撑,第二层是薄的二氧化硅层,二氧化硅是一种绝缘体,从而形成一层绝缘结构,第三层是薄的单晶硅顶层,在这一层进行电路的刻蚀,形成驱动IC的工作层。 展开更多
关键词 绝缘体上硅 驱动IC 驱动芯片 硅衬底 soi 二氧化硅层 三层结构 英飞凌
下载PDF
Si_(1-x)Ge_x/SOI材料的基本性质与应用前景 被引量:4
6
作者 张海鹏 章红芳 吕幼华 《半导体技术》 CAS CSCD 北大核心 2004年第3期35-40,共6页
主要讨论了Si1-xGex/SOI材料的Si1-xGex应变层临界厚度、折射率增量、载流子迁移率、超晶格的线性电光效应、等离子色散效应等基本性质,比较了SOI、Si1-xGex/SOI光波导与石英光波导在光、光电集成方面的优势,简述了与体硅相比,SOI在VLS... 主要讨论了Si1-xGex/SOI材料的Si1-xGex应变层临界厚度、折射率增量、载流子迁移率、超晶格的线性电光效应、等离子色散效应等基本性质,比较了SOI、Si1-xGex/SOI光波导与石英光波导在光、光电集成方面的优势,简述了与体硅相比,SOI在VLSI应用方面的优越性及其在微电子领域的广泛应用。最后探讨了SiGe/SOI材料在光电集成和光集成领域的巨大应用前景。 展开更多
关键词 si1-xGex/soi 应变层 光波导 光电集成 超晶格 应用
下载PDF
多孔硅外延转移技术制备以氮化硅为绝缘埋层的SOI新结构 被引量:2
7
作者 谢欣云 刘卫丽 +3 位作者 门传玲 林青 沈勤我 林成鲁 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2003年第2期189-193,共5页
为减少自加热效应 ,利用多孔硅外延转移技术成功地制备出一种以氮化硅为埋层的 SOI新结构 .高分辨率透射电镜和扩展电阻测试结果表明得到的 SOI新结构具有很好的结构和电学性能 ,退火后的氮化硅埋层为非晶结构 .
关键词 绝缘埋层 氮化硅薄膜 soi结构 多孔硅外延转移
下载PDF
采用绝缘体上的半导体技术制备集成的多模干涉型光耦合器和光开关(英文) 被引量:1
8
作者 余金中 魏红振 +2 位作者 严清峰 夏金松 张小峰 《中国科学院研究生院学报》 CAS CSCD 2003年第1期1-6,共6页
在光学系统中,SOI(绝缘体上的半导体)上制备集成的MMI(多模干涉)型光耦合器已成为一种愈来愈引人注目的无源器件.由于Si和SiO2 之间具有大的折射率差,在SOI波导中可以采用SiO2 薄膜( <1.0 μm)作限制层,这与超大规模集成电路工艺相兼... 在光学系统中,SOI(绝缘体上的半导体)上制备集成的MMI(多模干涉)型光耦合器已成为一种愈来愈引人注目的无源器件.由于Si和SiO2 之间具有大的折射率差,在SOI波导中可以采用SiO2 薄膜( <1.0 μm)作限制层,这与超大规模集成电路工艺相兼容.描述了采用SOI技术制备集成的MMI型光耦合器和光开关的设计和制造结果.业已证实,2× 2MMI MZI(多模干涉 麦赫 曾德干涉)型热光开关的开关时间小于 2 0 μs. 展开更多
关键词 绝缘体 半导体 制备 多模干涉 光耦合器 光开关 集成光学 soi技术
下载PDF
SOI衬底和n^+衬底上SiGe HBT的研制
9
作者 姚飞 薛春来 +1 位作者 成步文 王启明 《电子器件》 CAS 2007年第5期1529-1531,共3页
分别在高掺杂的Si衬底和SOI衬底上用超高真空化学汽相淀积(UHV/CVD)系统生长了SiGe/Si外延材料,并采用2μm的工艺制备出SiGe/SiHBT(Heterostructure Bipolar Transistor).使用晶体管图示仪测量晶体管的特性.性能测试表明,在SOI衬底上获... 分别在高掺杂的Si衬底和SOI衬底上用超高真空化学汽相淀积(UHV/CVD)系统生长了SiGe/Si外延材料,并采用2μm的工艺制备出SiGe/SiHBT(Heterostructure Bipolar Transistor).使用晶体管图示仪测量晶体管的特性.性能测试表明,在SOI衬底上获得了直流增益β大于300的SiGeHBT,但SOI衬底上的SiGeHBT表现出较严重的自热效应.此外,使用Al电极制备的HBT具有大于0.3V的开启电压,而使用TiAu电极的HBT开启电压远小于该值.对不同衬底上研制的不同电极的SiGeHBT的直流特性进行了比较,并对产生不同特性的原因进行了分析. 展开更多
关键词 si基半导体器件 siGE HBT soi衬底 电极 特性曲线 直流增益β
下载PDF
液相外延技术制备极低缺陷密度Si/SiO_2SOI结构
10
作者 樊瑞新 《半导体技术》 CAS CSCD 北大核心 1999年第4期41-44,47,共5页
介绍了液相外延技术制备Si/SiO2SOI结构的方法、系统和几个重要环节及当前发展状况,同时指出液相外延技术对制备极低缺陷密度SOI结构具有广阔前景。
关键词 液相外延 横向外延过生长 soi 缺陷密度 si/siO2
下载PDF
双异质外延SOI材料Si/γ-Al_2O_3/Si的外延生长 被引量:1
11
作者 谭利文 王俊 +4 位作者 王启元 郁元桓 邓惠芳 王建华 林兰英 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2003年第12期1289-1292,共4页
利用 MOCVD(metalorganic chemical vapor deposition)和 APCVD(atmosphere chemical vapor deposition)硅外延技术在 Si(10 0 )衬底上成功地制备了双异质 Si/γ- Al2 O3/Si SOI材料 .利用反射式高能电子衍射 (RHEED)、X射线衍射 (XRD)... 利用 MOCVD(metalorganic chemical vapor deposition)和 APCVD(atmosphere chemical vapor deposition)硅外延技术在 Si(10 0 )衬底上成功地制备了双异质 Si/γ- Al2 O3/Si SOI材料 .利用反射式高能电子衍射 (RHEED)、X射线衍射 (XRD)及俄歇能谱 (AES)对材料进行了表征 .测试结果表明 ,外延生长的 γ- Al2 O3和 Si薄膜都是单晶薄膜 ,其结晶取向为 (10 0 )方向 ,外延层中 Al与 O化学配比为 2∶ 3.同时 ,γ- Al2 O3外延层具有良好的绝缘性能 ,其介电常数为 8.3,击穿场强为 2 .5 MV/cm.AES的结果表明 ,Si/γ- Al2 O3/Si双异质外延 SOI材料两个异质界面陡峭清晰 . 展开更多
关键词 soi MOCVD 双异质外延 si/γ-Al2O3/si 外延技术
下载PDF
实现SOI结构的ELO方法中SiO_2上Si多晶核的形成与抑制 被引量:1
12
作者 阎春辉 刘明登 +3 位作者 全宝富 朱袁正 张旭光 王阳元 《Journal of Semiconductors》 EI CAS CSCD 北大核心 1991年第9期561-565,T001,共6页
本文从分析Si在SiO_2上成核的一般过程出发,利用新的成核理论,分析出影响成核的重要因素是氢吸附;并着重针对ELO过程的特点,通过大量实验研究了各种条件对成核的影响,找到了既能完全抑制多晶成核又能实现侧向生长的最佳工艺条件.根据实... 本文从分析Si在SiO_2上成核的一般过程出发,利用新的成核理论,分析出影响成核的重要因素是氢吸附;并着重针对ELO过程的特点,通过大量实验研究了各种条件对成核的影响,找到了既能完全抑制多晶成核又能实现侧向生长的最佳工艺条件.根据实验中测得的临界成核时间及沉积自由区宽度,采用间歇生长技术在20μm宽的SiO_2条上完全抑制了多晶成核,而加入 Br_2的生长/腐蚀循环工艺则在 30μm宽的SiO_2上完全抑制了多晶成核,为获得高质量的SOI材料打下了良好的基础. 展开更多
关键词 soi结构 ELO法 二氧化硅 si 晶核
下载PDF
基于Si-SOI键合工艺的CMUT二维面阵研制 被引量:1
13
作者 王月 何常德 张文栋 《压电与声光》 CAS 北大核心 2021年第4期528-532,共5页
该文设计、制作并测试了一种用于实时三维超声成像的电容式微机械超声换能器(CMUT)二维面阵。根据二维面阵指向性分析,设计了中心频率1 MHz、阵元间距0.7λ(λ为波长)的16×16阵元CMUT二维面阵,并利用硅-绝缘体上硅(Si-SOI)键合工... 该文设计、制作并测试了一种用于实时三维超声成像的电容式微机械超声换能器(CMUT)二维面阵。根据二维面阵指向性分析,设计了中心频率1 MHz、阵元间距0.7λ(λ为波长)的16×16阵元CMUT二维面阵,并利用硅-绝缘体上硅(Si-SOI)键合工艺完成了CMUT二维面阵的加工。通过对CMUT二维面阵进行电容-电压(C-V)测试,发现静态电容测试值与设计值基本一致,测量了CMUT二维面阵中64个阵元的电容,测量的平均电容为26.3 pF,其标准差为4.27 pF,验证了所制造的器件具有良好的均匀性。在水中测试了CMUT二维面阵的超声发射和接收功能,得到测试距离与实际距离偏差不到1%,实验表明,不同距离下CMUT的发射和接收能力良好。 展开更多
关键词 电容式微机械超声换能器(CMUT) 二维面阵 硅-绝缘体上硅(si-soi)键合 电容-电压(C-V)测试 收发特性
下载PDF
发展中的绝缘体上硅材料技术 被引量:1
14
作者 蔡永才 《微电子学》 CAS CSCD 1989年第5期1-7,共7页
在高可靠、抗核加固IC和亚微米CMOSFET VLSI电路应用中,绝缘体上硅 (SOI)是一种很有前途的材料技术。本文对形成SOI的各种技术及其优缺点和目前状况以及未来前景作了评述。对国内的SOI研究作了简单的介绍。
关键词 绝缘体上硅 半导体材料 soi技术
下载PDF
Si离子注入对SIMOX SOI材料抗总剂量辐照性能的影响(英文)
15
作者 杨慧 张恩霞 张正选 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2007年第3期323-326,共4页
为了提高SIMOX SOI材料抗总剂量辐照的能力,采用硅注入绝缘埋层后退火得到改性的SIMOX SOI材料.辐照前后,用pseudo-MOSFET方法测试样品的ID-VG特性曲线.结果表明,合适的硅离子注入工艺能有效提高材料抗总剂量辐照的能力.
关键词 siMOX soi si离子注入 总剂量辐照效应 pseudo-MOS
下载PDF
以Si3N4为埋层的SOI结构制备与器件模拟(英文)
16
作者 刘奇斌 林青 +2 位作者 刘卫丽 封松林 宋志棠 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2005年第9期1722-1726,共5页
为了减少经典SOI器件的自加热效应,首次成功地用外延方法制备以Si3N4薄膜为埋层的新结构SOSN,用HRTEM和SRP表征了SOI的新结构.实验结果显示,Si3N4层为非晶状态,新结构的SOSN具有良好的结构和电学性能.对传统SOI和新结构SOI的MOSFETs输... 为了减少经典SOI器件的自加热效应,首次成功地用外延方法制备以Si3N4薄膜为埋层的新结构SOSN,用HRTEM和SRP表征了SOI的新结构.实验结果显示,Si3N4层为非晶状态,新结构的SOSN具有良好的结构和电学性能.对传统SOI和新结构SOI的MOSFETs输出电流的输出特性和温度分布用TCAD仿真软件进行了模拟.模拟结果表明,新结构SOSN的MOSFET器件沟道温度和NDR效益都得到很大的降低,表明SOSN能够有效地克服自加热效应和提高MOSFET漏电流. 展开更多
关键词 si3N4 新结构soi 自加热效应
下载PDF
采用低剂量H^+注入技术制备绝缘体上锗材料
17
作者 刘运启 薛忠营 张波 《半导体技术》 CAS 北大核心 2020年第7期530-535,共6页
利用离子剥离技术在Ge晶圆上制备绝缘体上锗(GOI)时,高剂量H+注入会导致Ge晶格损伤,而且剥离后Ge表面粗糙度较大。为了解决以上问题,在Si衬底上外延Ge/Si0.7Ge0.3/Ge异质结构代替纯Ge制备GOI,研究了异质结构样品有效剥离的临界H+注入条... 利用离子剥离技术在Ge晶圆上制备绝缘体上锗(GOI)时,高剂量H+注入会导致Ge晶格损伤,而且剥离后Ge表面粗糙度较大。为了解决以上问题,在Si衬底上外延Ge/Si0.7Ge0.3/Ge异质结构代替纯Ge制备GOI,研究了异质结构样品有效剥离的临界H+注入条件和相应的GOI表面粗糙度。使用扫描电子显微镜(SEM)、透射电子显微镜(TEM)和原子力显微镜(AFM)对样品在H+注入和剥离后的裂缝形成过程、表面形貌、界面晶格损伤等进行观察和表征。实验结果表明,由于超薄Si0.7Ge0.3层对注入H+的吸附作用,剥离临界H+注入剂量由5.0×1016 cm-2下降到3.5×1016 cm-2,且在降低注入成本的同时也有效减少了H+注入对Ge晶格的损伤;由于剥离只发生在超薄Si0.7Ge0.3层,GOI表面粗糙度降低到1.42 nm (10μm×10μm)。该方法为制备高质量GOI材料提供了一种新思路。 展开更多
关键词 绝缘体上锗(GOI) Ge/si0.7Ge0.3/Ge 低剂量 H^+吸附 剥离
下载PDF
基于130nm SOI工艺数字ASIC ESD防护设计 被引量:3
18
作者 米丹 周昕杰 周晓彬 《半导体技术》 CAS 北大核心 2021年第4期279-285,共7页
绝缘体上硅(SOI)工艺具有寄生电容小、速度快和抗闩锁等优点,成为低功耗和高性能集成电路(IC)的首选。但SOI工艺IC更易受自加热效应(SHE)的影响,因此静电放电(ESD)防护设计成为一大技术难点。设计了一款基于130 nm部分耗尽型SOI(PD-SOI... 绝缘体上硅(SOI)工艺具有寄生电容小、速度快和抗闩锁等优点,成为低功耗和高性能集成电路(IC)的首选。但SOI工艺IC更易受自加热效应(SHE)的影响,因此静电放电(ESD)防护设计成为一大技术难点。设计了一款基于130 nm部分耗尽型SOI(PD-SOI)工艺的数字专用IC(ASIC)。针对SOI工艺ESD防护设计难点,进行了全芯片ESD防护原理分析,通过对ESD防护器件、I/O管脚ESD防护电路、电源钳位电路和ESD防护网络的优化设计,有效减小了SHE的影响。该电路通过了4.5 kV人体模型ESD测试,相比国内外同类电路有较大提高,可以为深亚微米SOI工艺IC ESD防护设计提供参考。 展开更多
关键词 深亚微米 绝缘体上硅(soi)工艺 全芯片 静电放电(ESD)防护 电源钳位 人体模型
下载PDF
叠层SOI MOSFET不同背栅偏压下的热载流子效应
19
作者 汪子寒 常永伟 +3 位作者 高远 董晨华 魏星 薛忠营 《半导体技术》 CAS 北大核心 2023年第8期665-669,675,共6页
叠层绝缘体上硅(SOI)器件通过调节背栅偏压来补偿辐照导致的阈值电压退化,对于长期工作在辐射环境中的叠层SOI器件,热载流子效应也是影响其可靠性的重要因素。因此,采用加速老化的方法研究了叠层SOI NMOSFET在不同背栅偏压下的热载流子... 叠层绝缘体上硅(SOI)器件通过调节背栅偏压来补偿辐照导致的阈值电压退化,对于长期工作在辐射环境中的叠层SOI器件,热载流子效应也是影响其可靠性的重要因素。因此,采用加速老化的方法研究了叠层SOI NMOSFET在不同背栅偏压下的热载流子效应。实验结果表明,在负背栅偏压下有更大的碰撞电离,而电应力后阈值电压的退化却随着背栅偏压的减小而减小。通过二维TCAD仿真进一步分析了不同背栅偏压下的热载流子退化机制,仿真结果表明,背栅偏压在改变碰撞电离率的同时也改变了热电子的注入位置,正背栅偏压下会有更多的热电子注入到离前栅中心近的区域,而在负背栅偏压下则是注入到离前栅中心远的区域,从而导致正背栅偏压下的阈值电压退化更严重。 展开更多
关键词 叠层绝缘体上硅(soi) 热载流子效应 背栅偏压 TCAD仿真 界面陷阱电荷
下载PDF
Electrical Characteristics of High Mobility Si/Si_(0.5)Ge_(0.5)/SOI Quantum-Well p-MOSFETs with a Gate Length of 100 nm and an Equivalent Oxide Thickness of 1.1 nm
20
作者 母志强 俞文杰 +2 位作者 张波 薛忠营 陈明 《Chinese Physics Letters》 SCIE CAS CSCD 2013年第10期214-216,共3页
Short-channel high-mobility Si/Si_(0.5)Ge_(0.5)/silicon-on-insulator(SOI)quantum-well p-type metal-oxide-semiconductor field effect transistors(p-MOSFETs)were fabricated and electrically characterized.The transistors ... Short-channel high-mobility Si/Si_(0.5)Ge_(0.5)/silicon-on-insulator(SOI)quantum-well p-type metal-oxide-semiconductor field effect transistors(p-MOSFETs)were fabricated and electrically characterized.The transistors show good transfer and output characteristics with Ion/Ioff ratio up to 105 and sub-threshold slope down to 100 mV/dec.HfO_(2)/TiN gate stack is employed and the equivalent oxide thickness of 1.1 nm is achieved.The effective hole mobility of the transistors reaches 200 cm^(2)/V·s,which is 2.12 times the Si universal hole mobility. 展开更多
关键词 si/si soi MOSFETS
下载PDF
上一页 1 2 9 下一页 到第
使用帮助 返回顶部