用全耗尽绝缘硅互补型金属氧化物半导体集成技术实现一种激光测距电路

在对薄膜全耗尽绝缘硅互补型金属氧化物半导体 (SOICMOS)结构进行模拟和测试基础上 ,采用薄膜全耗尽绝缘硅 (SOI)结构 ,并在工艺中利用优质栅氧化、Ti硅化物、轻掺杂漏 (LDD)结构等关键技术实现了一种高速低功耗SOICMOS激光测距集成电路。测试结果表明 :1.2 μm器件 10 1级环振单门延迟为 2 5 2 ps ,总延迟为 5 4.2ns .电路静态功耗约为 3mW ,动态功耗为

电离辐射环境下的部分耗尽绝缘体上硅n型金属氧化物半导体场效应晶体管可靠性研究

随着半导体技术的进步,集成小尺寸绝缘体上硅器件的芯片开始应用到航空航天领域,使得器件在使用中面临了深空辐射环境与自身常规可靠性的双重挑战.进行小尺寸器件电离辐射环境下的可靠性试验有助于对器件综合可靠性进行评估.参照国标GB2689.1-81恒定应力寿命试验与加速寿命试验方法总则进行电应力选取,对部分耗尽绝缘体上硅n型金属氧化物半导体场效应晶体管进行了电离辐射环境下的常规可靠性研究.通过试验对比,定性地分析了氧化物陷阱电荷和界面态对器件敏感参数的影响,得出了氧化物陷阱电荷和界面态随着时间参数的变化,在不同阶段对器件参数的影响.结果表明,总剂量效应与电应力的共同作用将加剧器件敏感参数的退化,二者的共同作用远大于单一影响因子.

高k栅介质小尺寸全耗尽绝缘体上锗p型金属氧化物半导体场效应晶体管漏源电流模型

通过求解沟道的二维泊松方程得到沟道表面势和沟道反型层电荷,建立了高k栅介质小尺寸绝缘体上锗(Ge OI)p型金属氧化物半导体场效应晶体管(PMOSFET)的漏源电流解析模型.模型包括了速度饱和效应、迁移率调制效应和沟长调制效应,同时考虑了栅氧化层和埋氧层与沟道界面处的界面陷阱电荷、氧化层固定电荷对漏源电流的影响.在饱和区和非饱和区,漏源电流模拟结果与实验数据符合得较好,证实了模型的正确性和实用性.利用建立的漏源电流模型模拟分析了器件主要结构和物理参数对跨导、漏导、截止频率和电压增益的影响,对Ge OI PMOSFET的设计具有一定的指导作用.

SOI高压LDMOS器件氧化层抗总电离剂量辐射效应研究

绝缘体上硅(SOI)高压横向扩散金属氧化物半导体(LDMOS)器件是高压集成电路的核心器件,对其进行了总电离剂量(TID)辐射效应研究。利用仿真软件研究了器件栅氧化层、场氧化层和埋氧化层辐射陷阱电荷对电场和载流子分布的调制作用,栅氧化层辐射陷阱电荷主要作用于器件沟道区,而场氧化层和埋氧化层辐射陷阱电荷则主要作用于器件漂移区;辐射陷阱电荷在器件内部感生出的镜像电荷改变了器件原有的电场和载流子分布,从而导致器件阈值电压、击穿电压和导通电阻等参数的退化。对80 V SOI高压LDMOS器件进行了总电离剂量辐射实验,结果表明在ON态和OFF态下随着辐射剂量的增加器件性能逐步衰退,当累积辐射剂量为200 krad(Si)时,器件的击穿电压大于80 V,阈值电压漂移为0.3 V,器件抗总电离剂量辐射能力大于200 krad(Si)。

(100)与(111)晶面硅基金属整片键合后选择性去衬底技术

采用硅基金属整片键合后选择性去衬底技术,通过热压键合技术将(100)晶面硅与(111)晶面硅高温键合,利用聚二甲基硅氧烷保护(100)晶面硅衬底,再粗化(111)晶面硅衬底加快其刻蚀速率,后通过湿法选择性刻蚀去除(111)晶面硅衬底。此技术在不损伤硅基驱动芯片的前提下实现了选择性去除硅基氮化镓外延衬底,是一种材料混合集成的新技术,有望应用于自对准硅基Micro-LED微显示器件制程和光电子器件集成领域。

掌控半导体物理特性的变异

“一些电学参数的许容范围无法和它们的正常值那样共同缩减的问题已经凸现出来了，毫无疑问，这将严重地制约新工艺提升芯片的性能以及降低电源的消耗。”IBM研究中心和该公司的Sani Nassif和他的同事们说。事实上，互补型金属氧化物半导体（CMOS）电学特性的变异已经成为了一个必须被认真对待的主要设计问题。

基于45 nm CMOS SOI工艺的毫米波双频段低相噪压控振荡器设计

本文基于45 nm互补金属氧化物半导体绝缘体上硅工艺(Complementary Metal Oxide Semiconductor Silicon On Insulator,CMOS SOI)设计了一款支持5G毫米波24.25~27.5 GHz和37~43.5 GHz双频段的低相位噪声压控振荡器(Voltage Controlled Oscillator,VCO).基于CMOS SOI工艺良好的晶体管开关特性,结合开关电容阵列及开关电感方案,提高宽带调谐电容、电感Q值,扩展VCO工作频段,降低相位噪声.同时,输出匹配网络也采用开关电容切换方式,实现了5G毫米波双频段良好阻抗匹配及稳定功率输出.流片测试结果表明该VCO可以完整覆盖5G毫米波双频段24.25~27.5 GHz和37~43.5 GHz,低频段输出功率-4.8~0 dBm,高频段输出功率-6.4~-2.3 dBm.在24.482 GHz载频,1 MHz频偏处的相位噪声为-105.1 dBc/Hz;在43.308 GHz载频,1 MHz频偏处的相位噪声为-95.3 dBc/Hz.VCO核心直流功耗15.3~18.5 mW,电路核心面积为0.198 mm^(2).低频段(高频段)的FoM(Figure of Merit)及FoMT优值分别达到-181.3 dBc/Hz(-175.4 dBc/Hz)、-194.3 dBc/Hz(-188.3 dBc/Hz).

宽温区高温体硅CMOS倒相器的优化设计

在对体硅 CMOS倒相器直流特性、瞬态特性的高温模型和高温特性深入研究的基础上 ,提出了高温体硅 CMOS倒相器结构参数设计的考虑 ,给出了宽温区 (2 7～ 2 5 0℃ )体硅 CMOS倒相器优化设计的结果。模拟验证表明 ,所设计的体硅 CMOS倒相器在宽温区能满足下列电学参数设计指标 :输出高电平 Vo H>4 .95 V,输出低电平 Vo L<0 .0 5 V,转换电平 V*i (2 7℃ ) =2 .5 V,V*i(2 5 0℃ ) =2 .4 V,上升时间 tr(2 7℃ ) <110 ns,tr(2 5 0℃ ) <180 ns,下降时间 tf(2 7℃ ) <110 ns,tf(2 5 0℃ ) <16 0 ns。

典型CMOS器件总剂量加速试验方法验证

应用美军标试验方法1019.5和1019.4分别对两种典型(ComplementaryMetal?Oxide?SemiconductorTransistor,CMOS)器件进行试验验证,论述了试验原理,对试验现象进行了详细的分析,了解实验室条件下评估空间氧化物陷阱电荷和界面陷阱电荷的可行性和保守性。实验表明,两种不同工艺的CC4069器件没有通过1019.5所做出的试验验证,从实验现象观察认为是由于界面陷阱电荷大量建立所引起的。加固LC4007?RHANMOS却通过了与1019.5相比过分保守的1019.4的试验验证。

脉宽调制型大功率LED恒流驱动芯片的研究

基于0.6μm5V标准CMOS工艺,研究并设计了一种脉宽调制型大功率照明LED恒流驱动芯片为1W大功率照明LED灯提供350mA恒定的平均驱动电流。实现了在5V电源电压有10%跳变时,平均驱动电流的变化可被控制在4.5%以内。输出级开关MOS管采用高密度的版图结构使单位面积的有效宽长比与普通结构的MOS管相比提高了一倍。芯片的电源效率可达87%,与以前设计的串联饱和型半导体照明LED恒流驱动芯片[1]相比提高近25%。

一种新型高精度宽电压范围的CMOS温度传感器

介绍了一种用于环境温度监测的新型高精度宽电压范围的CMOS温度传感器,采用0.13μm标准CMOS工艺的厚氧器件实现,芯片面积为37μm×41μm。该温度传感器在-20～60°C的温度范围内,采用两点校正方法之后,温度误差为-0.2°C/0.5°C。该温度传感器可以在1.8～3.6V的电源电压范围内安全可靠地工作,并且具有较高的电源抑制比。测试结果表明,其输出电压斜率为3.9mV/°C,1.8V下功耗为1.3μW。

GGNMOS叉指宽度与金属布线对ESD防护性能的影响

栅接地NMOS(GGNMOS)器件具有与CMOS工艺兼容的制造优势,广泛用于静电放电(ESD)保护。鉴于目前GGNMOS的叉指宽度、叉指数及金属布线方式等外部因素对ESD鲁棒性的影响研究较少,设计了不同的实验对此开展对比分析。首先,基于0.5μm Bipolar-CMOS-DMOS(BCD)工艺设计并制备了一系列GGNMOS待测器件;其次,通过传输线脉冲测试,分析了叉指宽度与叉指数对GGNMOS器件ESD失效电流(It2)的影响,结果表明,在固定总宽度下适当减小叉指宽度有利于提高It2;最后,比较了平行式与交错式两种金属布线方案对It2的影响,结果表明,平行式金属布线下GGNMOS器件的ESD鲁棒性更好。

一种新型CMOS电流模带隙基准源的设计

设计了一种新型电流模带隙基准源电路和一个3bit的微调电路。该带隙基准源可以输出可调的基准电压和基准电流,避免了在应用中使用运算放大器进行基准电压放大和利用外接高精度电阻产生基准电流的缺点,同时该结构克服了传统电流模带隙基准源的系统失调、输出电压的下限限制以及电源抑制比低等问题。该带隙基准源采用0.5μm CMOS混合信号工艺进行实现,有效面积450μm×480μm;测试结果表明在3 V电源电压下消耗1.5mW功耗,电源抑制比在1 kHz下为72dB,当温度从-40～85°C变化时,基准电压的有效温度系数为30×10-6V/°C。该带隙基准电路成功应用在一款高速高分辨率模数转换器电路中。

用于核医学成像的硅光电倍增管光电探测器的研究进展

硅光电倍增管(Silicon Photomultiplier,Si PM)是近年来逐渐兴起的一种用于核医学的光电探测器件,其具有尺寸小、工作电压低、对磁场不敏感等优点,具有替代传统光电倍增管的巨大潜力。本文首先介绍Si PM探测器的相关原理,然后重点阐述Si PM制备的相关工艺,讨论了各种不同工艺的特点及性能。其次,本文列举了针对不同用途所开发的Si PM前端读出专用集成电路,以及相应的电子学性能。最后介绍了有关Si PM探测器应用在PET、PET/MR中的最新进展,并对Si PM探测器的未来发展趋势进行了展望。

基于耗尽型工艺的锂电池充电保护芯片设计

提出了一种基于耗尽型工艺的单节锂离子电池充电保护芯片设计。阐述了此芯片的设计思想及系统结构,并对芯片关键电路的独特设计方法及原理进行了详细分析,特别是基准电路和偏置电路,利用耗尽型工艺使电路具有非常低的电源启动电压和功耗。在Hspice中仿真了采用0.6μm的n阱互补金属氧化物半导体(CMOS)工艺制作全局芯片的测试结果。验证了此芯片具有过电压检测、过电流检测、0 V电池充电禁止等功能,可用于单节锂离子电池充电的一级保护。

新型低噪声电流型CMOS边沿触发器设计

提出以电流信号表示逻辑值的新型低噪声触发器设计,用于高性能混合集成电路的设计中以减少存贮单元开关噪声对模拟电路性能的影响。所提出的设计包括主从型边沿触发器和单闩锁单边沿触发器。单个锁存器的电流型边沿触发器设计是通过在有效时钟沿后产生的窄脉冲使锁存器瞬时导通完成一次取样求值。与主从型触发器相比,单闩锁结构的触发器具有结构简单、直流功耗低的特点。采用0.25μm CM O S工艺参数的HSP ICE模拟结果表明,所提出的电流型触发器工作时,在电源端产生的电流波动远远小于传统的CM O S电路。

应用于微波/毫米波领域的集成无源器件硅基转接板技术

展示了一种应用于射频微系统领域的可以集成射频无源器件的硅基转接板结构。该结构将电感、电容、电阻、传输线和TSV等集成在适用于微波应用的高阻硅衬底上,可实现芯片级的CMOS、MMIC及MEMS多种不同材料器件集成。采用这种方法制备的传输线损耗在40 GHz为0.34 dB/mm,电容密度达到1.05 fF/μm^2,2.5圈8 n H电感最大Q值在1.5 GHz达到16。这项制造技术与CMOS制造工艺兼容,可为超高集成度的三维集成型化射频微系统提供有力支撑。

由pnp双极型晶体管和PMOS构成的CMOS负阻单元

使用pnp双极型晶体管和pMOS,按照正反馈产生负阻I-V特性的原理,采用CMOS工艺,设计研制成功CMOS负阻单元,并对它进行了实际的测试与验证,效果良好,而且可以用它作为基础性器件,构成与CMOS工艺相兼容的负阻型逻辑电路,比常规CMOS电路节省大量器件。

薄膜全耗尽积累型SOIMOS器件在(27～300℃)宽温区高温特性的研究

本文在对 p+ p p+ 结构薄膜全耗尽积累型 SOI MOS器件导电机理和基本特性研究的基础上 ,进一步研究了实验样品在 (2 7～ 30 0℃ )宽温区高温特性 ,理论和实验研究结果表明 p+ p p+ 结构薄膜全耗尽积累型 SOI MOS器件实验样品在 (2 7～ 30 0℃ )

基于相位校准技术的宽带卫星通信相控阵接收芯片设计与实现

论述了一种基于SiGe BiCMOS工艺的19 GHz~23 GHz四通道卫星通信相控阵接收芯片,该芯片采用有源矢量合成架构进行移相器设计,每个通道由低噪声放大器、移相器、合路器构成,测试结果表明单通道增益(包含合成损耗)大于25 dB,噪声系数小于2.3 dB,增益平坦度小于2 dB,移相精度小于2°,单通道电流小于50 mA。