多绝缘层结构Spindt阴极设计及工艺实现

介绍了以SiO_(2)/Si_(3)N_(4)/SiO_(2)为绝缘层的夹层结构Spindt阴极并探索了两种工艺实验方法。将干法和湿法腐蚀相结合实现了侧壁崎岖的绝缘层空腔。通过精确调节绝缘层干法刻蚀时间,结合N-甲基吡咯烷酮和等离子体去胶的工艺,解决了光刻胶变性难以去除的问题。在扫描电子显微镜下观察到顶层SiO_(2)直径3.8μm、底层SiO_(2)直径2μm、中间层Si_(3)N_(4)和自对准钼栅孔直径1.1μm、尖锥高度1.1μm的冷阴极结构形貌。研究表明,这种崎岖的侧壁能够在测试时阻断沿路放电,在大电压下能够缓解电弧放电现象,降低冷阴极的损坏。

电缆绝缘层结构测试仪校准方法的研究

电缆绝缘层结构测试仪用于电缆绝缘层厚度等结构尺寸的快速测量,精度高,可取代传统的光学投影仪。仪器量值溯源没有相关的技术依据可参照执行,本文重点分析了仪器的结构、原理及测量精度,并研究了相应的校准方法,对校准结果进行了不确定度分析,可满足仪器量值溯源的要求,保证了测试仪测量结果的准确度。

带绝缘层多层复合薄膜巨磁阻抗效应理论研究

根据带绝缘层的复合结构层状、丝状磁性材料的巨磁阻抗效应的实验研究结果,提出了带绝缘层的多层复合薄膜结构模型,采用将静态、动态两种磁化过程分开考虑的方法,同时考虑畴壁振动和磁畴转动两种磁化机制的影响,推导出当电流只通过高电导率的导电层时该模型的阻抗表达式,所得公式体现了"三明治"模型的特点,并弥补了它的不足.同时,通过有无外加直流磁场时阻抗表达式的异同,对袁望治等人的实验结果作了理论上的正确解释.

溶胶-凝胶法制备Bi_2O_3-ZnO-Nb_2O_5薄膜及GaN MIS结构C-V特性

采用溶胶-凝胶法制备出高介电常数的Bi2O3-ZnO-Nb2O5(BZN)薄膜.总结出适合作为GaN金属-绝缘层-半导体场效应晶体管(MISFET)栅介质的BZN薄膜的原料配比、烧结温度和保温时间等工艺参数,解决了原料溶解、粘稠度、浸润度等工艺问题.同时,结合半导体工艺制造出以BZN薄膜为绝缘介质的GaNMIS结构,通过测量到的高频C-V特性曲线,得到薄膜的相对介电常数为91,MIS结构的强反型电压为-3.4V,平带电压为-1.9V.

考虑界面捕获效应的MIFIS结构电学性能

结合量子力学模型、偶极子转换理论和金属氧化物半导体结构的半导体物理理论,对描述金属层-绝缘层-铁电层-绝缘层-半导体(MIFIS)结构电学性能的模型进行了改进。该模型考虑了半导体表面的界面捕获态,利用该模型,研究了界面捕获态对半导体表面势-电压(φSi-V)特性和MIFIS结构低频电容-电压(C-V)特性及记忆窗口的影响。结果显示,随着界面捕获态密度的增加,φSi-V和C-V特性曲线沿电压正方向移动并发生变形,记忆窗口逐渐减小,即界面捕获态密度越大,MIFIS结构的电学性能越差。该研究在MIFIS结构器件的设计和制作方面具有指导意义。

高阻硅基GaN晶片上MIS栅结构GaN HEMT射频器件研制

5G通信中3.4~3.6 GHz是主要使用频段。GaN射频器件由于高频、低功耗、高线性度等优势,满足5G通信应用需求。文中在高阻硅基GaN外延片上研制了AlGaN/GaN高电子迁移率晶体管(High Electron Mobility Transistor, HEMT),并分析了金属-绝缘层-半导体(Metal-Insulator-Semiconductor,MIS)栅对器件直流和射频特性的影响。研究发现:相比于肖特基栅结构,MIS栅结构器件栅极泄漏电流减少2~5个数量级,漏极驱动电流能力和跨导提高10%以上;频率为3.5 GHz时,增益从1.5 dB提升到4.0 dB,最大资用增益从5.2 dB提升到11.0 dB,电流增益截止频率为8.3 GHz,最高振荡频率为10.0 GHz。

溶胶-凝胶法制备的Pt/Bi_(3.15)Nd_(0.85)Ti_3O_(12)/SrTiO_3/Si电容结构及其性能研究

采用溶胶-凝胶法制备了Pt/Bi3.15Nd0.85Ti3O12/SrTiO3/Si多层电容即金属-铁电层-绝缘层-半导体结构,并对其电学性能进行了测试与分析。获得的存储窗口电压约为2.5V,漏电流密度低于10-8 A·cm-2,保持时间达7.5h以上。制备的SrTiO3薄膜表现出较高的介电性和较好的绝缘性。

微阵列光寻址生化传感器系统性能研究

该文介绍一种基于电解质溶液-绝缘层-半导体(EIS)结构的光、机、电一体化的微阵列光寻址电位传感器系统(LAPS)。文中研讨了LAPS的基本原理和微阵列光寻址电位传感器系统的制造。通过实验证明了芯片厚度、调制频率、曲线线性度对系统性能的影响,获得多种生化参数的光寻址测试结果。

光寻址电位传感器特性的仿真分析

光寻址电位传感器(LAPS)在生物医学和环境监测领域有着广泛的应用。提出了金属绝缘层硅(MIS)结构LAPS的电路模型,并推导出数学模型。在此基础上,采用电路模拟方法仿真分析了影响LAPS特性的因素:硅掺杂浓度、绝缘层厚度以及光强等,仿真结果正确地反映了LAPS的实际特性。最后,提出了一种优化设计LAPS的新方案。

改善SOICMOS集成电路高温性能的研究

介绍了SOI材料结构技术用于高温电路的优势,分析了影响高温性能的物理效应和结构因素。为实现良好的高温性能,提出了沟道下用氮化铝作埋层以替代常规二氧化硅埋层的SOI器件新结构,并和以二氧化硅为埋层结构的器件特性进行了对比,对它们高温输出性能和沟道内晶格温度进行了研究分析,得出了具有指导意义的分析结果。

聚乙烯醇基底上氧化物薄膜晶体管的制备及其特性

本文介绍了聚乙烯醇(PVA)衬底薄膜晶体管(TFT)的器件制备、电学性能分析和器件溶解特性的演示。该器件以高介电材料氧化铪(HfO_(2))作为绝缘层,铝掺杂氧化锌(AZO)作为有源层,铝作为栅极、源级与漏极。采用低温磁控溅射(PVD)法成功在PVA衬底上制备出高介电常数(高k)绝缘层的薄膜晶体管,并基于该器件的绝缘层结构做了进一步优化:利用氧化铪(HfO_(2))氧化铝(Al_(2)O_(3))的叠层结构作为绝缘层。结果表明相比于单层氧化铪绝缘层结构的TFT,叠层结构绝缘层的TFT器件性能更优,具有更低的漏电流、更高的开关比和较低的亚阈值摆幅,更适合作为聚乙烯醇衬底薄膜晶体管的绝缘层。“三明治”叠层结构绝缘层的器件开/关比达到2.5×10^(6),阈值电压为10.6 V,亚阈值摆幅为0.53 V·dec^(-1),载流子迁移率为3.01 cm^(2)·V^(-1)·s^(-1)。