气相助剂辅助绝缘衬底上石墨烯生长:现状与展望

借助化学气相沉积(chemical vapor deposition,CVD)技术在绝缘衬底上直接生长的石墨烯薄膜,在能源存储/转换等领域有着广阔的应用前景。然而,绝缘衬底表面石墨烯的生长呈现成核密度高、畴区尺寸小、生长速率低等特点,获得的石墨烯薄膜往往具有较高的晶界密度和较低的层数均匀度,严重制约着石墨烯基器件性能的发挥。在反应体系中引入气相助剂可有效降低碳源裂解和石墨烯生长的能垒,从而实现石墨烯品质与生长速率的提升。本文综述气相助剂辅助绝缘衬底上石墨烯制备的方法:首先对绝缘衬底上石墨烯的生长行为进行分析;随后着重介绍几类常见的气相助剂辅助石墨烯生长的策略和机理;最后,总结绝缘衬底上制备高品质石墨烯存在的挑战,并对未来的发展方向进行展望。

绝缘衬底的电流体喷印高分辨率微米电极研究

基于电流体动力学喷射理论,建立了集控制、运动和成像于一体的电流体喷印设备。由函数发生器和高压放大器为打印提供正负交变电场,以银导电墨水为打印材料,通过空气压缩机、调压阀和喷头将打印材料喷出,并采用交流供电的策略,进行了绝缘衬底上微米级的图案化银电极打印成型研究。探索高绝缘玻璃基板上电流体喷射打印过程的机理,利用控制变量法明确了电压、打印速度和工作距离3个关键打印参量对银电极打印成型特征的影响法则。结果表明:银电极的尺寸与工作距离成正比,与电压、打印速度成反比。在此研发基础上,在5 mm的厚绝缘玻璃衬底上成功打印并制备了分辨率为70μm的银电极阵列结构和复杂图形,打印结构边缘清晰可见、表面平整平滑,显示出电流体喷射打印方法能够在毫米级别绝缘衬底上对微米级别结构进行高质高效按需生产。

绝缘衬底上化学气相沉积法生长石墨烯材料

利用化学气相沉积法,在Si衬底、蓝宝石衬底和SiC衬底上生长石墨烯材料,研究石墨烯的表面形貌、缺陷、晶体质量和电学特性。原子力显微镜、光学显微镜和拉曼光谱测试表明,Si_3N_4覆盖层可以有效抑制3CSiC缓冲层的形成;低温生长有利于保持材料表面的平整度,高温生长有利于提高材料的晶体质量。5.08cm蓝宝石衬底上石墨烯材料,室温下非接触Hall测试迁移超过1000cm2·V^(-1)·s^(-1),方块电阻不均匀性为2.6%。相对于Si衬底和蓝宝石衬底,SiC衬底上生长石墨烯材料的表面形态学更好,缺陷更低,晶体质量和电学特性更好,迁移率最高为4900cm2·V^(-1)·s^(-1)。

导通和半绝缘衬底上的SiC MESFET

分别在导通和半绝缘4H-SiC衬底上外延生长了MESFET结构并制成器件.两种衬底上的SiC MESFET具有类似的直流特性,饱和电流为350mA/mm,最大跨导为25～30mS/mm,击穿电压大于120V.导通衬底上的SiC MESFET在2GHz 50V工作时饱和输出功率为1.75W;在相同条件下半绝缘衬底的SiC MESFET饱和输出功率为3.38W,64V工作时最大输出功率超过4W.缓冲层参数的不同是造成微波性能差异的主要原因.

绝缘衬底上再结晶硅膜的微结构研究

绝缘衬底上再结晶硅膜的微结构研究刘安生，邵贝羚，李永洪，张鹏飞，钱佩信（北京有色金属研究总院，北京１０００８８）（清华大学微电子所，北京１０００８４）绝缘衬底上的硅膜ＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）是近年发展起来的一种新型的超大规模集成...

传导电磁干扰对绝缘衬底上硅工艺器件的影响研究

为了研究绝缘衬底上硅(SOI)工艺器件在传导干扰下的电磁抗扰度特性,分别选用了SOI CMOS工艺和体硅CMOS工艺的CAN控制器,基于直接功率注入法对芯片进行了抗扰度测试,结果表明SOI芯片与体硅芯片的抗扰度阈值曲线的变化趋势基本相同,但在个别引脚和频段内SOI芯片具有更强的抗干扰能力。在不同工作温度下进行了抗扰度测试,结果表明SOI芯片在高温环境下具有较强的抗干扰能力。

绝缘衬底对CVD生长石墨烯的影响研究进展

石墨烯自从2004年问世之后,由于独特的结构和优异的性能很快便成为了碳素家族的明星而引起了各界的关注。石墨烯独特的电学性能使其有望替代硅成为下一代半导体工业的主角。然而要实现石墨烯电子器件的构建,必须先解决在绝缘或半导体衬底上直接制备石墨烯的难题。综述了近几年不同绝缘衬底对化学气相沉积法制备石墨烯所产生的影响,分析比较了不同绝缘衬底的优缺点,并展望了石墨烯的发展及应用前景。

等离子体刻蚀辅助绝缘衬底上生长石墨烯研究

石墨烯由于其优异的物理和化学性质,在材料和纳米器件等领域受到了极大的关注。但通过转移法转移的石墨烯在石墨烯基纳米器件上会引入杂质和缺陷,因此,直接在氧化硅上生长高质量的石墨烯成了一项迫切的需求。基于传统的热壁化学气相沉积(CVD)系统,设计了一种新的绝缘衬底生长系统,通过附加微波等离子体单元来提供额外的蚀刻和辅助效果,成为微波等离子体蚀刻和辅助CVD(MPEE-CVD)。利用此系统,成功地实现了在氧化硅和其他绝缘衬底上直接生成可控尺寸的石墨烯薄膜,并通过拉曼光谱和扫描电子显微镜表征了晶体质量。该项工作为进一步改善基于石墨烯的场效应晶体管纳米器件的性能开辟了新的道路。同时,它为在绝缘衬底上直接生长其他二维材料提供了可能的指引。

绝缘衬底上硅表面载流子的超快动力学研究

利用800 nm波长的飞秒抽运探测技术测量了具有不同单晶硅薄膜厚度的绝缘衬底上硅(SOI)皮秒瞬态反射率变化,并通过基于受激载流子密度和温度变化过程建立的反射率模型讨论了SOI表面载流子的超快动力学过程。研究表明,表面复合速度(SRV)是影响载流子动力学响应的主要因素,且薄膜厚度越小表面复合速度就越大,对应的表面态密度可达到10^(15)cm^(-2)。对于较小的SRV,受激载流子的超快响应决定了瞬态反射率变化;而对于较大的SRV,晶格温升对瞬态反射率变化的贡献变得显著,使得反射率在更短的时间内恢复并超过初始值。

绝缘衬底上石墨烯的化学气相沉积制备与器件应用

石墨烯作为一种拥有优异性能的二维晶体材料,其制备方法与潜在应用在最近几年内得到了广泛研究.与现有半导体硅工艺相匹配的化学气相沉积方法因其能够以低成本大规模制备高质量石墨烯,逐渐成为工业化大规模制备石墨烯的首选技术.然而,金属上通过化学气相沉积生长的石墨烯需要转移到绝缘衬底上才可以用于器件制备、电学性能表征等后期工作,而目前的转移技术无法避免对石墨烯的质量造成影响.如果在绝缘衬底表面直接生长石墨烯将有效避免石墨烯的转移工艺,从而有望在目标绝缘衬底上直接获得大面积高质量石墨烯.本文系统性介绍了近几年来绝缘衬底上生长石墨烯的相关研究进展,总结并展望了绝缘衬底上石墨烯生长、应用的发展前景与需要攻克的难题.

高纯半绝缘4H-SiC单晶衬底Si面外延石墨烯工艺研究

高纯半绝缘SiC衬底上获得大面积、高质量石墨烯是富有挑战性的工作,外延层石墨烯材料的确认和性能表征也至关重要。研究了高纯半绝缘衬底上制备大面积外延石墨烯的工艺以及相关工艺参数(压力、温度、工艺时间)对外延石墨烯质量的影响。通过激光拉曼光谱、原子力显微镜、场发射扫面电镜等分析,测试了石墨烯材料的大小、形态,为后续工艺的改进提供参考。在1 650℃、500 Pa压力下生长2 h制备的外延石墨烯,具有更高品质和表面连续性,拉曼光谱中2D峰的半高宽(FWHM)约为34 cm^(-1),能够用单峰洛伦兹拟合,预示着单层石墨烯的形成。

国产4H-SiC SI衬底MESFET外延生长及器件研制

以国产衬底实现SiC加工工艺链为目标,采用国产4H-SiC半绝缘衬底材料外延得到4H-SiC MESFET结构材料。外延片XRD半宽43.2 arcs,方块电阻121点均匀性18.39%,随后制备出的具有直流特性的4H-SiC MESFET器件管芯,器件总栅宽250μm,饱和电流密度680 mA/mm,跨导约为20 mS/mm,在20 V下的栅漏截止漏电为10μA,2 mA下栅漏击穿电压为80 V。比例占总数的70%以上。初步实现从衬底到外延,进而实现器件的完整工艺链,为进一步的工艺循环打下良好基础。

基于半绝缘SiC衬底GaN HEMT体陷阱的效应分析

阐述采用背栅测试来表征GaN-on-SiC HEMT的体陷阱效应,过程中分别表现出两段式特征,分别对应Ⅲ族氮化物缓冲层以及半绝缘SiC衬底的加压过程。另外在Silvaco TCAD平台搭建相应的物理模型,仿真体陷阱效应以及在不同衬底电压下的电势分布。

基于内嵌空腔绝缘体上硅的GAA器件电学表征与分析

全包围环栅(GAA)器件具有极强的栅控能力,但工艺较为复杂,需采用先进工艺节点制备。基于新型内嵌空腔绝缘体上硅(VESOI)衬底,设计并制备了2种结构的GAA器件(纯GAA器件和π-GAA-π器件)和作为对照组的π器件,并进行了电学表征和分析。2种GAA器件均表现出良好的电学性能,开关比均达到108。纯GAA器件表现出更小的亚阈值摆幅(62 mV/dec)、更大的电流密度和更小的漏致势垒降低(DIBL)值,且不受背栅偏压的影响,但其底部栅极与源、漏存在交叠区,加剧了栅致泄漏电流(GIDL)效应;π-GAA-π器件虽然不受GIDL效应的影响,但由于其串联了π沟道,器件电学性能下降。实验结果证明了基于VESOI衬底制备GAA器件的可行性,同时进一步讨论了更高的栅极与空腔对准精度对器件性能的提升,为后续工艺改进提供了参考。

SDB-SOI制备过程中工艺控制

SOI(Silicom-On-Insulator)晶圆是绝缘氧化物上有一层薄硅膜的硅晶圆。在SDB-SOI晶圆制备过程中,需要在进行晶圆键合、磨削、抛光等工序过程中,通过对键合空腔、顶硅厚度、顶硅TTV、顶硅形状、顶硅表面等参数的控制,可以降低后续工序加工难度,最终制备出高质量的产品。

基于CMOS SOI工艺的射频开关设计

采用0.18μm CMOS SOI工艺技术研制加工的单刀双掷射频开关,集成了开关电路、驱动器和静电保护电路。在DC^6GHz频带内,测得插入损耗0.7dB@2GHz、1dB@4GHz、1.5dB@6GHz,隔离度37dB@2GHz、31dB@4GHz、27dB@6GHz,在5GHz以内端口输入输出驻波比≤1.5:1,输入功率1dB压缩点达到33dBm,IP3达到42dBm。可应用于移动通信系统。

原子力显微镜探针批量制备工艺分析

为实现低成本原子力显微镜(AFM)探针的制备,开展了基于6英寸(1英寸=2.54 cm)绝缘衬底上的硅(SOI)的AFM探针制备方法的研究,实验分析了采用KOH湿法腐蚀纳米硅针尖的时间对针尖形貌的影响,给出了纳米硅针尖的缺陷类型以及产生缺陷针尖的原因,同时针对深硅干法刻蚀过程中散热不均的现象,提出采用导热系数高的黏接材料来改善散热问题。实验结果表明,基于6英寸SOI制备的AFM探针悬臂梁厚度偏差为±0.5μm,成品率大于90%,对制备的自锐式AFM探针与商用AFM探针进行了测试对比,自制AFM探针的扫描质量达到了当前商用探针的水平,满足形貌表征的需求。

Si基双环级联光学谐振腔应变检测研究

绝缘衬底上的硅材料制备的光学微环谐振腔结构具有高灵敏度、结构尺寸小和极低模式体积等特性,被广泛应用到光信息传递、惯性导航领域,但极少被应用到力学信号的测试,为此,研究了一种基于硅基光学微环谐振腔结构的悬臂梁式应力/应变敏感计,利用微环谐振腔环形波导径向形变量作为感应应力的中间物理量,在外界应力作用下,环形波导的半径将发生改变,使结构的光学谐振参数产生变化,从而使光学微环谐振腔谐振谱线发生明显红移,体现出良好的应力/应变敏感特性;通过设计双环级联光学微腔,并采用MEMS光刻、ICP腐蚀工艺制备了嵌入式光学微腔应变计结构,结合理论计算了悬臂梁结构的应力应变敏感特性,经仿真及实验得到,应变计结构的应力/应变灵敏度分别为0.185pm·kPa-1,18.04pm·microstrain-1,与单环微腔结构相比,线性量程增加了近50.3%,应力灵敏度提高了近10.6%,初步验证了嵌入式光学微腔结构进行高灵敏度应力/应变检测的可行性,有望实现新型光学力敏传感器件的微型化、集成化。

提高SiC MESFET功率增益的研究

在高纯半绝缘衬底上采用国产的外延技术和自己开发的器件设计及工艺技术,研制出在S波段连续波输出功率大于10 W、功率增益大于9 dB、功率附加效率不低于35%的性能样管,比研制初期的3～5 dB的功率增益得到了较大幅度的提高,初步显现了SiC器件在S波段连续波大功率、高增益方面的优势。采用亚微米光刻和低欧姆接触形成及减小附加寄生参量,使器件在更大功率输出的情况下,功率增益和功率附加效率得到了明显提升,证明采取的措施是有效的。

毫米级无源微悬臂梁力值传感器件设计与制作

随着微纳技术、生物医学、航空航天等领域的发展,微小力值的计量得到了越来越广泛的应用。针对无源悬臂梁力值传感器的使用需求,研究了影响悬臂梁弹性系数的因素,设计了一组弹性系数为0.041-21.125N/m的无源悬臂梁力值传感器件,采用基于绝缘体上硅（SOI）硅片微机电系统（MEMS）工艺对器件进行制备,实验结果表明,制备的器件尺寸精度达到0.2%,器件的均匀性和成品率均可控。