绝缘衬底上再结晶硅膜的微结构研究

绝缘衬底上再结晶硅膜的微结构研究刘安生，邵贝羚，李永洪，张鹏飞，钱佩信（北京有色金属研究总院，北京１０００８８）（清华大学微电子所，北京１０００８４）绝缘衬底上的硅膜ＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）是近年发展起来的一种新型的超大规模集成...

传导电磁干扰对绝缘衬底上硅工艺器件的影响研究

为了研究绝缘衬底上硅(SOI)工艺器件在传导干扰下的电磁抗扰度特性,分别选用了SOI CMOS工艺和体硅CMOS工艺的CAN控制器,基于直接功率注入法对芯片进行了抗扰度测试,结果表明SOI芯片与体硅芯片的抗扰度阈值曲线的变化趋势基本相同,但在个别引脚和频段内SOI芯片具有更强的抗干扰能力。在不同工作温度下进行了抗扰度测试,结果表明SOI芯片在高温环境下具有较强的抗干扰能力。

衬底浮空的新型绝缘体上硅基横向功率器件分析

针对有机半导体领域的发展要求,报道了一种能够应用于有机半导体领域衬底浮空的新型SOI LDMOS(silicon on insulator lateral double-diffused metal oxide semiconductor)功率器件,不同于传统无机半导体中SOI LDMOS功率器件,该新型器件可以与绝缘的柔性衬底结合应用于有机半导体领域,这给有机半导体领域的研究方向提供了新的可能.本文通过仿真和流片实验共同验证了当常规SOI LDMOS缺失衬底电极后,比导通电阻和阈值电压均无明显变化,但击穿电压会因为缺失衬底电极和纵向电场而下降15%左右.针对该现象提出了一个具有表面衬底电极和漂移区氧化槽的新型SOI LDMOS功率器件,该新型器件能够重新给衬底提供电极、优化横纵向电场、不明显改变比导通电阻与阈值电压,同时将常规SOI LDMOS的击穿电压提高57.54%,缓解了应用于有机半导体领域带来的不良影响.为传统功率半导体应用于有机半导体领域的研究提供了可能,对于有机半导体研究领域的拓展具有创新意义.

基于衬底偏压的PSOILDMOS击穿特性研究

针对绝缘体上硅(SOI)器件较低的纵向耐压,提出一种基于衬底偏压(SB)的部分SOI(PSOI)横向高压器件新结构。在衬底偏压的作用下,部分漏端电场被引入到源端,使器件电场优化分布,同时,硅窗口的存在,使衬底耗尽层也承担了部分电压,器件击穿电压由漏端下方的硅层耗尽层、埋氧层、衬底耗尽层以及由于衬底偏压作用转移到源端下方的耗尽层共同承担,显著提高了器件耐压。借助二维数值仿真软件MEDICI详细分析了衬底偏压对器件击穿特性的影响,结果表明:在项层硅厚度为2μm时,该结构击穿电压比传统SOI结构及SBSOI结构分别提高了89%和60%。

基于体硅衬底制作全耗尽FinFET器件的工艺方案

随着MOS器件缩小到纳米尺寸,为了改善器件性能,三维全耗尽FinFET器件受到广泛关注和研究。基于体硅衬底,已实现不同结构的FinFET,如双栅、三栅、环栅等结构。不同于SOI衬底FinFET,对于双栅或三栅结构,体硅衬底制作FinFET可能存在源漏穿通问题,对于环栅FinFET器件,工艺实现是一个很大的挑战。综述了目前解决源漏穿通问题的各种工艺方案,提出了全新的基于体硅衬底制作环栅FinFET的工艺方案,并展示了关键步骤的具体工艺实验结果。

基于内嵌空腔绝缘体上硅的GAA器件电学表征与分析

全包围环栅(GAA)器件具有极强的栅控能力,但工艺较为复杂,需采用先进工艺节点制备。基于新型内嵌空腔绝缘体上硅(VESOI)衬底,设计并制备了2种结构的GAA器件(纯GAA器件和π-GAA-π器件)和作为对照组的π器件,并进行了电学表征和分析。2种GAA器件均表现出良好的电学性能,开关比均达到108。纯GAA器件表现出更小的亚阈值摆幅(62 mV/dec)、更大的电流密度和更小的漏致势垒降低(DIBL)值,且不受背栅偏压的影响,但其底部栅极与源、漏存在交叠区,加剧了栅致泄漏电流(GIDL)效应;π-GAA-π器件虽然不受GIDL效应的影响,但由于其串联了π沟道,器件电学性能下降。实验结果证明了基于VESOI衬底制备GAA器件的可行性,同时进一步讨论了更高的栅极与空腔对准精度对器件性能的提升,为后续工艺改进提供了参考。

铝衬底硅颗粒太阳电池制备工艺研究

用QJ201铝钎焊剂作为还原剂,将N型硅颗粒与铝片在585℃以下进行烧结,在硅和铝之间形成合金型P-N结。铝片起支撑体的作用,同时也是太阳电池的背电极。经过选择性腐蚀,去除硅颗粒周围的杂质层,用PET聚酯膜在真空条件下加热至PET的熔点以上,在压力作用下,使PET渗入到硅颗粒的缝隙中,形成绝缘层。将硅颗粒上表面的绝缘层打磨掉,溅射沉积透明导电层,作为电池的上电极。制备成的太阳电池光电转换效率为4.3%。

SOI基底上制备的用于检测机器人手指接触力的微压阻式力传感器

为了使工业机器人可以稳定、高效地完成夹持任务,设计并制备了三种不同结构的微压阻式力传感器。利用热氧化、硼扩散掺杂、光刻、反应离子刻蚀、物理气相沉积和阳极键合等微电子机械系统(MEMS)加工工艺在绝缘体上硅(SOI)基底上制备出了尺寸均为2 mm×2 mm×0.5 mm的三种微压阻式力传感器。通过封装前后对三种传感器在z方向上的应力灵敏度测试,结果表明第二种传感器的灵敏度较佳,封装前可达0.18 mV/mN,封装后仍可达0.096 mV/mN,仅减少了0.084 mV/mN,仍具有良好的线性关系,输出特性的趋势与预计一致。同时,这三种不同结构的传感器各方向之间的串扰均小于5%,非线性小于满量程的3%。通过封装前后力传感器性能对比,为优化此类传感器设计提供了实验数据,为后续配置在机器人的指尖上实现高效、稳定的操作提供了参考。

SDB-SOI制备过程中工艺控制

SOI(Silicom-On-Insulator)晶圆是绝缘氧化物上有一层薄硅膜的硅晶圆。在SDB-SOI晶圆制备过程中,需要在进行晶圆键合、磨削、抛光等工序过程中,通过对键合空腔、顶硅厚度、顶硅TTV、顶硅形状、顶硅表面等参数的控制,可以降低后续工序加工难度,最终制备出高质量的产品。

绝缘体上硅（SOI）

SOI是指以“工程化的”基板代替传统的体型衬底硅的基板技术，这种基板由以下三层构成：薄的单晶硅顶层，在其上形成蚀刻电路；相当薄的绝缘SiO2中间层；非常厚的体型Si衬底层。

绝缘体上硅(SOI)驱动芯片技术优势及产品系列

本文在介绍驱动芯片的概览和PN结隔离(JI)技术基础上,介绍英飞凌的绝缘体上硅(SOI)驱动芯片技术。高压栅极驱动IC的技术经过长期的发展,走向了绝缘体上硅(silicon-on-insulator,简称SOI),SOI指在硅的绝缘衬底上再形成一层薄的单晶硅,相对于传统的导电型的硅衬底,它有三层结构,第一层是厚的硅衬底层,用于提供机械支撑,第二层是薄的二氧化硅层,二氧化硅是一种绝缘体,从而形成一层绝缘结构,第三层是薄的单晶硅顶层,在这一层进行电路的刻蚀,形成驱动IC的工作层。

SOI—21世纪的硅集成电路技术

本文扼要介绍 SOI 材料的制备技术、SOI 的优越性以及 SOI 的应用。

新型高可靠硅集成电路SOI

SOI是英文Silicon-On-Insulator的简称,意为绝缘衬底上的硅.它通常有两种基本结构,如图1所示.第一种结构的绝缘衬底为蓝宝石,如图1(a)所示.第二种结构的绝缘膜包括SiO,、Si,N4、Al2O、以及其他介质,由于Si/SiO2界面性能稳定,缺陷密度较低,因此SiO2绝缘膜逐渐成为此类结构主流,如图1(b)所示.这两类结构均属于SOI这个范畴,为了区别起见,目前常把第一类结构称之为SOS(Silicon-On-Sapphire),而把第二类结构称之为SOI.

LPCVD半绝缘多晶硅的性质和应用研究

成功地用LPCVD技术制取了优质SIPOS膜。SIPOS膜的生长速率与生长过程中的N_2O/S_iH-4流量比密切相关,SIPOS膜的众多性质中起决定性作用的是其内的氧原子浓度,而膜中氧原子浓度的高低也取决于生长过程中的N_2O/S_iH_4流量比。MO(SI)S结构的C—V特性测量及实际应用试验表明,SIPOS膜具有优良的钝化性质和钝化效果。

基于CMOS SOI工艺的射频开关设计

采用0.18μm CMOS SOI工艺技术研制加工的单刀双掷射频开关,集成了开关电路、驱动器和静电保护电路。在DC^6GHz频带内,测得插入损耗0.7dB@2GHz、1dB@4GHz、1.5dB@6GHz,隔离度37dB@2GHz、31dB@4GHz、27dB@6GHz,在5GHz以内端口输入输出驻波比≤1.5:1,输入功率1dB压缩点达到33dBm,IP3达到42dBm。可应用于移动通信系统。

绝缘衬底上硅表面载流子的超快动力学研究

利用800 nm波长的飞秒抽运探测技术测量了具有不同单晶硅薄膜厚度的绝缘衬底上硅(SOI)皮秒瞬态反射率变化,并通过基于受激载流子密度和温度变化过程建立的反射率模型讨论了SOI表面载流子的超快动力学过程。研究表明,表面复合速度(SRV)是影响载流子动力学响应的主要因素,且薄膜厚度越小表面复合速度就越大,对应的表面态密度可达到10^(15)cm^(-2)。对于较小的SRV,受激载流子的超快响应决定了瞬态反射率变化;而对于较大的SRV,晶格温升对瞬态反射率变化的贡献变得显著,使得反射率在更短的时间内恢复并超过初始值。

基于SOI的双极场效应晶体管

在分析了双极型晶体管和场效应晶体管各自的特点和不足后,介绍了一种既具有双极型晶体管较大电流容量和功率输出,又具有场效应晶体管高输入阻抗的电子器件———双极MOS场效应晶体管(BJMOSFET),同时指出体硅BJMOSFET的阳极扩散区与衬底之间存在较大的漏电流,可产生较大的寄生效应。提出了一种新型固体电子器件———基于SOI的BJMOSFET,分析了其工作原理。与体硅BJMOSFET比较,由于SOI技术完整的介质隔离避免了体硅器件中存在的大部分寄生效应,使基于SOI的BJMOSFET在体效应、热载流子效应、寄生电容、短沟道效应和闩锁效应等方面具有更优良的特性。

一种新的SOI射频集成电路结构与工艺

立足于与常规CMOS兼容的SOI工艺,提出了电子束/I线混合光刻制造SOI射频集成电路的集成结构和工艺方案。该方案只使用9块掩模版即完成了LDMOS、NMOS、电感、电容和电阻等元件的集成。经过对LDMOS、NMOS的工艺、器件的数值模拟和体硅衬底电感的初步实验,获得了良好的有源和无源器件特性,证明这一简洁的集成工艺方案是可行的。

SOI二极管型非制冷红外焦平面结构的改进设计(英文)

在绝缘衬底上的硅(SOI)制备的二极管型非制冷红外焦平面是利用单晶硅PN结二极管作为温度探测器,比其它类型非制冷红外焦平面具有自己的独特优势.描述了传统型像素的结构与特性,并提出一种改进型结构.在传统的像素结构中,红外吸收结构直接覆盖于二极管表面,其填充系数仅为21%.改进后的结构将红外吸收层悬空并覆盖整个像素表面,使吸收结构能够达到80%,大大提高了器件的吸收率.计算结果也显示改进后的结构在像素尺寸为35μm×35μm时,器件的灵敏度可达到7.75×10^(-3)V/K,等效功率噪声(NETID)可减小至43 mK(F/10.0).同时,ANSYS的仿真结果也表明改进后的结构在吸收率上的提高,证明了此结构的可行性.

SOI技术及其发展和应用

绝缘衬底上的硅(SOI)技术被誉为"21世纪的微电子技术"。它可消除或减轻体硅中的体效应、寄生效应及小尺寸效应等。该文对注氧隔离、键合再减薄、键合和注入相结合及外延层转移等SOI的几种主流制备技术进行了概述,着重介绍了SOI在抗辐照、耐高温等高性能专用电路、光电子、微机械方面以及三维集成电路等领域的主要应用,最后讨论了近几年来SOI技术研究和发展的新动向。