基于UVM验证方法学的AES模块级验证

分析了基于System Verilog语言的UVM(Universal Verification Methodology)高级验证方法学,并使用该方法学对AES(Advanced Encryption Standard)模块进行了功能验证.验证结果表明,此验证平台能够实时监测覆盖率,控制验证进程,优化验证事务.该方法提高了验证的效率验和证平台的可重用性,较好地满足了芯片验证需要.

基于UVM验证方法学的存储转发系统验证

针对存储转发系统数据随机性、不同接口之间时序异步的特点,提出了不同于典型平台的事物级数据结构和参考模型设计,构建基于System Verilog语言的通用验证方法学(UVM)的验证平台。验证结果表明,此验证平台能够灵活控制随机约束和验证进程,优化验证事务。该平台提高了验证的效率和验证平台的可重用性,较好地满足了超大规模可编程逻辑器件验证需要。

UVM方法学在核安全级可编程逻辑仿真验证中的应用

核电DCS系统中大量应用CPLD及FPGA产品,可编程逻辑产品的仿真验证是保证产品质量的重要环节。本文不同于传统的验证方法,首次将UVM验证方法应用于核安全级DCS产品可编程逻辑验证。采用独立开发的测试IP,通过灵活复用,为搭建仿真测试环境带来方便,简化了过程。采用受约束随机激励及自动检查保证测试的准确性及充分性,避免单纯用人工检查,在保证覆盖率指标的基础上,提高了测试自动化水平。目前,此方法已经用于DCS系统通信路由以及优选装置的逻辑验证。

基于UVM验证方法学的AES IP验证

本文应用UVM(Universal Verification Methodology)高级验证方法学,搭建适用于AES(Advanced Encryption Standard)高级加密算法IP的验证平台和验证环境,并实现对其加密过程和解密过程的功能验证,提供了一种可重用的高效验证方法,有利于提高验证效率,缩短设计周期。

基于UVM验证方法学的数字交换芯片验证平台

采用统一验证方法学(universal verification methodology,UVM)搭建验证平台,对数字交换芯片的功能进行验证[1]。由于数字交换芯片的数据处理量较大,验证平台产生受约束的随机激励来验证数字交换芯片的功能,并通过代码覆盖率和功能覆盖率来完善验证用例。仿真结果表明,通过该验证平台验证数字交换芯片的功能正确,功能覆盖率达到100%,并通过机台测试。

基于UVM方法的FPGA验证技术

针对现场可编程逻辑门阵列(FPGA)在雷达信号处理领域日趋显现的重要性,通过对传统FPGA功能仿真验证的分析,指出必须对FPGA设计进行充分的验证以提高相应雷达产品的性能和可靠性。本文以某星载雷达波束控制FPGA软件的功能验证为背景,基于通用验证方法学(UVM),提出并实现了一种高效可重用的FPGA验证平台。验证结果表明,该方法建立起的验证平台具备较强的通用性,并可有效提高验证效率及完备性。

一种基于UVM的FPGA通用可配置UART协议的验证方法

本文介绍一种基于UVM的FPGA通用可配置UART协议的验证方法。该验证方法利用UVM验证平台结构和验证思想完成UART协议验证的整体框架;通过设置一个UART配置类,封装UART协议全部参数信息,并通过UVM提供的config_db机制,将UART协议参数信息发送给驱动器、监视器和记分板等平台相关部件。顶层实例化时,用户只需要根据待测UART的协议要求,设置相应的波特率、数据位、停止位、校验方式等参数信息,便可以实现一个通用的参数可配置的UART协议FPGA验证平台。

一种基于UVM的数字波束形成器模块级验证方法

本文介绍一种基于UVM验证方法的相控阵雷达数字波束形成模块(DBF)的验证平台及其实现方法。该方法利用DPI接口在激励产生器模块(sequence)中构建c函数模型,实现通道数据,加权系数,校正系数以及波束指向系数的复数运算,并完成浮点数到定点数的转换,激励到DBF模块中。同时,平台会自动采集经DBF模块运算后的波束信息,并与参考模型进行自动化的结果比对,比对正确的结果会由定点数转换为浮点数后写入文件以供后续处理。

基于UVM的SoC环境中PCIe验证平台设计

系统级芯片(SoC)集成多种外设接口,其外设接口的验证工作已经成为芯片开发最耗时的环节之一。PCIe协议为系统内部提供了高速的点对点串行互联服务,同时还支持热插拔和热交换,逐渐成为一种通用的总线协议。使用传统硬件描述语言(HDL)对PCIe接口设计进行验证时,存在短时间内难以覆盖多种设计场景和边界条件,以及验证不完备等问题。为了解决上述问题,利用统一验证方法学(UVM)搭建1个PCIe接口的验证平台。该平台采用UVM定义的框架和测试类,实现了顶层环境集成和测试约束的设计,具有可重用性强和验证全面的特点。实现的内容包括SoC系统级环境集成、待测模块设计与连接、验证平台中sequencer类和monitor类的实现,以及部分接口设计。为了确保测试用例覆盖尽可能多地设计状态和路径,针对性地划分不同功能点,并设计约束条件。通过多种覆盖率指标对测试用例的有效性和覆盖程度进行评估。实验结果表明,该验证平台能缩短验证周期,使综合覆盖率提高30%以上。

基于UVM的自主指令集ALU功能验证方法

文章基于UVM (通用验证方法学)统一验证平台,充分考虑ALU自主指令集,结合高性能通用DSP内核ALU的功能结构特点,介绍了我国自主研制的通用DSP内ALU指令的功能验证方法。该方法易于工程实现、验证效果良好,在自主研制的DSP项目中的实际应用,证明了方法的高效性和实用性。

基于UVM的报文验收滤波模块验证方法

针对当前芯片验证平台搭建速度慢和验证覆盖率收集困难的问题,提出一种基于通用验证方法学(UVM)的报文验收滤波模块验证方法。该方法利用Python脚本语言搭建UVM平台框架结构,引入随机事件种子并结合可约束随机测试技术收集验证覆盖率,实现报文验收滤波模块的验证。测试结果表明,该方法收集模块功能的验证覆盖率为100%,与Verilog语言搭建的验证平台相比,代码数据量减少94%,缩短验证平台搭建时间。

UVM验证方法在机载电子硬件中的应用分析

UVM验证方法广泛应用于通用电子领域，而其是否同样适用于航空等高安全领域成为适航审定局方和工业方需要解决的问题。说明了UVM验证方法的特性及验证机制，分析了适航标准中的相关要求及考虑，并给出了机载电子硬件研制过程使用UVM验证方法的相关建议，以推广UVM验证方法。

基于UVM的存储控制器功能验证

采用通用验证方法学(UVM)搭建验证平台,以AHB总线上挂载的存储控制器为验证对象,重点分析了UVM验证平台的设计;采用传统的定向验证方法将很难遍历到所有情况,而通过UVM验证平台能够产生受约束的随机激励信号,对存储控制器进行全面的验证,并能自动收集功能覆盖率和分析验证结果;验证结果表明,该验证平台能有效地查出设计缺陷,达到覆盖率要求,减少验证时间,提高验证效率,且具有良好的可配置性和可复用性。

基于UVM的AXI4-Stream可重用验证平台设计

文章针对传统寄存器传输级代码验证平台重用性差、覆盖率低以及自动化程度低等问题,利用通用验证方法学(universal verification methodology,UVM)设计了一个支持多AXI4-Stream设备互联结构验证的通用AXI4-Stream验证平台;设计了受约束随机测试、基础测试及直接测试3种测试用例,并采用功能覆盖率模型自动统计功能覆盖率。仿真结果表明,该验证平台功能覆盖率达到100%,具有良好的可配置性与可重用性,可显著提高验证效率。

基于UVM的CPU卡芯片验证平台

介绍了一种基于UVM(Universal Verification Methodology)验证方法学的验证平台.该验证平台是针对基于自主知识产权的国产MCU C0的CPU卡芯片的功能验证需求所搭建的.该验证平台采用面向对象的层次化的建模方法,完成了符合ISO14443协议的验证事务,通用功能验证组件以及设计参考模型的建模;能实时监测设计中信号的变化,能实现在验证过程中验证结果的自动对比,能根据覆盖率调整验证的进程.验证结果表明,该验证平台具有复用性,提升了芯片验证的效率和可靠性.

基于UVM的可重用SoC功能验证环境

现在系统级芯片(So C)系统集成度和复杂度不断提高,验证环节消耗时间占用了芯片研发时间的70%,芯片验证已经成为芯片研发中最关键的环节。目前业界验证方法大多有覆盖率低和通用性差等缺点,基于上述原因提出了一种新的验证方法。与传统验证方法和单纯的通用验证方法学(UVM)不同,该方法结合系统级芯片验证和模块级验证的特点,并且融合UVM和知识产权验证核(VIP)模块验证的验证技术,且使用了So C系统功能仿真模型以提高验证覆盖率和准确性。验证结果表明,同一架构系列So C芯片可以移植于该验证平台中,并且可大幅缩短平台维护与开发时间,采用该验证方法的代码覆盖率为98.9%,功能覆盖率为100%。

应用直接编程接口技术提高片上系统的UVM验证重用性

提出一种提高片上系统的UVM验证重用性方案,应用直接编程接口技术,实现通用验证方法学和C语言程序的交互通信.该方法不仅降低了通用验证方法学使用的复杂度,而且使得C语言测试用例可以在不同的测试层次中移植重用,例如C测试代码可以从模块级到片上系统级的重用.以SPI控制器验证本方案,搭建其UVM验证平台,编写大量的UVM和C测试用例,使其功能覆盖率达到100%,并通过虚拟处理器方案保证C测试用例从模块级复用到系统级的可行性.实验过程中激励开发简单且调试方便,可以实现UVM环境和测试用例的重用,从而提高片上系统的UVM验证重用性,达到缩短芯片开发时间的目的.

基于C_Model的UVM验证平台设计与实现

随着集成电路规模和复杂度的提高,其验证工作也日益复杂和重要,验证周期己经达到甚至超过整个芯片设计周期的70%,因此,急需找到一种高效的验证方法,以便提高验证效率,增强验证平台的可重用性。基于SystemVerilog语言的UVM验证方法学可以有效提高验证效率,缩短验证周期。采用高层次的抽象模型C_Model作为参考模型接入UVM平台,对数字基带处理单元中标签发送链路的编码模块进行验证,设计随机和非随机的testcase,通过driver和monitor验证组件来发送、监测并收集数据,包括硬件设计RTL代码产生的数据和参考模型产生的数据,然后将两数据送入设计的UVM计分板模块进行比对,从而实现对RTL的功能验证,验证系统的优劣可通过功能覆盖率来体现。验证结果表明,UVM计分板中比对正确且功能覆盖率达到了100%。

基于UVM的I^2S验证IP设计

文章采用统一验证方法学(universal verification methodology,UVM)技术开发了符合I2S(inter-IC sound)接口协议的验证IP(intellectual property),并构建了自测试验证平台对其功能进行检验。自测试验证平台产生受约束的随机激励信号检查所实现的I2S协议,测试该验证IP的功能,并通过功能覆盖率来完善验证IP的设计。仿真结果表明,该验证IP可正确模拟I2S总线的数据通讯,功能覆盖率达到100%。

基于UVM的PCIe桥接芯片验证平台设计

RapidIO协议是一种针对高性能嵌入式系统需求而设计的包交换互联协议,PCIe(Peripheral Component Interconnect express)是一种高速串行计算机扩展总线标准,能够提供点对点双通道高带宽传输.现有的国产CPU均不支持RapidIO接口,只能通过PCIe转RapidIO桥接芯片才可以连接到交换网络中,研制国产化PCIe桥接芯片对国产CPU的推广具有重要意义.通过在传统UVM(Universal Verification Methodology)架构的基础上进行优化,在计分板(Scoreboard)中采用基于单描述符实时比对的方法,比对数据改为从PCIe VIP(Verification Intellectual Property)的数据链路层中选取,使BDMA(Block Direct Memory Access)引擎的内存占用率减小了30%,验证平台总仿真时间缩短了25%;采用寄存器模型自动化集成的方法,对寄存器进行前门和后门交叉访问,可对寄存器的属性和初始值进行快速验证,使寄存器的总验证时间降为原来的20%,并且正确率可达95%以上,该方法特别适用于对同一寄存器各位域属性不同的寄存器验证;对代码覆盖率进行了收集,达到了覆盖100%的预期要求,该平台可用于数字芯片的验证.