采用嵌入式处理器与可编程逻辑阵列的分布式圆机控制系统设计

为提高国产高档针织圆机的控制技术,针对现有圆机控制系统因采用集中式控制方式而存在系统扩展性较差,稳定性不够,控制对象复杂多样等问题,采用集中管理分散控制的分布式层次化结构体系,运用嵌入式控制技术,使用模块化电路设计方法,开发了一种基于嵌入式处理器STM32与可编程逻辑阵列(FPGA)的分布式圆机控制系统。实际应用表明,该系统不仅实现了圆机控制系统的所有功能,而且具有系统稳定性高,可扩展性好,控制容易等特点,从而极大地提高了控制系统的实时性。

多值可编程逻辑阵列的优化设计技术

引入了一种多功能文字电路 ,并讨论了其基本实现。通过使用该电路 ,并以四值逻辑加法器的设计为例 ,进行了 I型和 II型的多值可编程逻辑阵列设计。这种电路减少了所设计多值可编程逻辑阵列的规模。

基于小波和可编程逻辑阵列的爆震控制

为提高汽油机爆震检测和控制精度,将离散小波变换算法和基于FPGA(Field-Program-mable Gate Array)的数字信号处理技术应用于爆震控制中.利用离散小波变换从汽油机的振动信号中提取出了轻微爆震特征,提出一种根据小波子带信号相对能量大小来评价爆震强度的指标和一种基于爆震反馈的点火提前角的控制策略.建立了基于小波算法的爆震控制模型,并进行了仿真实验验证,且将该模型在FPGA硬件上实现.结果表明:基于小波和FPGA的爆震控制方法能准确诊断出爆震,且适合于实时控制,能使汽油机在轻微爆震区工作,有利于提高汽油机的性能.

一种密码专用可编程逻辑阵列的分组密码能效模型及其映射算法

密码专用可编程逻辑阵列(CSPLA)是一种数据流驱动的密码处理结构,该文针对不同规模的阵列结构和密码算法映射实现能效关系的问题,首先以CSPLA的特定硬件结构为基础,以分组密码的高能效实现为切入点,建立基于该结构的分组密码算法映射能效模型并分析影响能效的相关因素,然后进一步根据阵列结构上算法映射的基本过程提出映射算法,最后选取几种典型的分组密码算法分别在不同规模的阵列进行映射实验。结果表明越大的规模并不一定能够带来越高的能效,为取得映射的最佳能效,阵列的规模参数应当与具体的硬件资源限制和密码算法运算需求相匹配,C S P L A规模为4×4~4×6时映射取得最优能效,A E S算法最优能效为33.68 Mbps/mW,对比其它密码处理结构,CSPLA具有较优的能效特性。

基于可编程逻辑阵列的RS232至RS422的串行口扩展电路

介绍了利用可编程逻辑阵列把1路RS232扩展至4路RS422的串行口电路设计方法。该扩展电路不占用PC系统资源 ,同时具有结构简单 ,使用方便 ,通用性和可补性强等特点 ,可广泛应用于主从式多机通讯系统中。

基于可编程逻辑阵列的SMT检测步进电机控制设计实现

对SMT检测定位高精度的要求,提出步进电机运动控制方案,以AT89C55单片机为控制核心,利用可编程逻辑阵列器件G A L 1 6 V 8作为环形脉冲分配器,控制步进电机。给出了软硬件设计实现方法。

基于可编程逻辑阵列的SMT检测步进电机脉冲分配器的设计与实现

针对SMT检测定位高精度的要求,提出了步进电机运动控制方案,以AT89C55单片机为控制核心,利用可编程逻辑阵列器件GAL16V8作为环形脉冲分配器,实现步进电机的控制。给出了软硬件设计方法。

可编程逻辑阵列嵌入自测试设计

本文提出的设计方案,以极低的附加硬件资源覆盖了包括附加电路在内的所有单重固定故障、交叉点故障、邻线桥接故障和几乎所有的多重故障。同现今通行的设计方案相比,具有下列明显优点:1) 极低的附加硬件资源;2) 极高的故障被测度;3) 对可编程逻辑阵列的正常操作没有影响;4) 减少了测试延迟;5) 故障检测异常简单。

基于QCA可编程逻辑阵列单元的元胞缺陷研究

介绍了一种量子元胞自动机(QCA)可编程逻辑阵列结构,该结构可用于实现量子元胞自动机大规模可编程逻辑电路,采用QCADesigner仿真软件研究了元胞缺失、移位缺陷和未对准缺陷对可编程逻辑阵列单元逻辑功能的影响。得出了特定结构下,每个元胞移位缺陷和未对准缺陷的最大错位距离,以及导线模式中存在特定位置的8个可缺失元胞。这为缺陷单元的应用提供了一个具体的参数标准,提高了PLA阵列的单元利用率。

可编程逻辑阵列（PLA）自动版图生成器

可编程逻辑阵列ＰＬＡ自动版图生成器可以使设计者快速地得到宏单元，从电路盒物理版图的细节中解放出来。因ＰＬＡ较低的设计费用和可编程的特点，生成器对于实现电路中的控制部分十分有效。ＰＬＡ自动版图生成器在国内首次实现了ＰＬＡ由逻辑输入到版图生成的自动设计。

基于可编程逻辑阵列的索贝尔边缘检测算法的两种实现方案

基于可编程逻辑阵列(FPGA)的片上可编程及并行流水线具有处理快、实时性等优点,采用Quartus II自带知识产权(IP)核进行设计的方案耗资源多,处理速度慢,针对于此提出了改进的索贝尔(Sobel)算子方案,使以上缺点得到改善;结合Matlab和Modelsim对这两种方案的仿真和验证结果表明,改进后的Sobel算子方案明显优于Quartus II自带IP核进行设计的方案,并且能很好地实现图像边缘检测,减少了偏差.

加权伪随机矢量易测试的可编程逻辑阵列

提出了一种实用的随机矢量易测试方案,用循环移位寄位器对乘积线进行划分,同时修改原有的输入译码器来减少乘积线和输出线的扇入数。通过对20个不同规模的可编程逻辑阵列实验,结果表明以很低的附加硬件电路获得了很高的故障被测度和较短的测试输入序列。

多值DYL可编程逻辑阵列及其复杂性

本文提出一种采用多元逻辑电路（ＤＹＬ）的多值可编程逻辑阵列．该阵列由输入译码器，二值“或非”阵列，二值“或”阵列及输出译码器四部分组成，具有规则的形状和简单的结构，并且易于实现超大规模集成．此外还讨论了该阵列的逻辑设计和结构复杂性．用这种阵列实现一个任意ｐ值ｎ变量函数，所需的最大存储单元数为：ｎ（Ｐ－１）Ｐｎ＋（Ｐ－１）２Ｐｎ－１．

基于可编程逻辑阵列的速调管预失真模型

合肥红外自由电子激光(IR-FEL)是一个工作在中红外和远红外波段的自由电子激光装置,为达到其设计指标,需要使用低电平系统(LLRF)对加速腔内加速场的幅度和相位进行监测和控制。但是速调管的输入输出非线性特性,使得近饱和区控制增益降低,导致了反馈效率的降低。设计了基于可编程逻辑阵列(FPGA)的预失真模型对速调管的幅度非线性特性进行修正,并且对2048节点直接查找表算法和32节点线性插值查找表算法进行了比较和在线实验。比较结果显示,在准确度满足要求情况下,直接查找表算法比线性插值查找表算法延迟减少25%,并且资源消耗量要少于线性插值查找表算法。采用基于直接查找表算法的预失真模块在东芝E3729型号速调管上进行了反馈效率的比较,添加预失真模块后反馈效率提高了43%。

可编程逻辑阵列信号在线调试工具的研究与实现

研究了可编程阵列信号在线调试工具的原理及特点,提出了信号及触发相关参数配置界面和波形数据展示界面的设计方案,通过具体实验对本设计方案进行验证。通过实验验证所述的工作原理和实现方案完全符合期望。

用分离栅极闪存单元实现可编程逻辑阵列

我们开发了一种新型可配置逻辑阵列测试结构,它采用高度可伸缩且兼具功耗低和配置时间短两大优势的第3代分离栅极闪存单元。此分离栅极Super Flash配置元件(SCE)已通过90nm嵌入式闪存技术进行了演示。得到的SCE消除了对深奥的制造工艺、检测和SRAM电路的需求,并缩短了可编程阵列(PA)(例如,FPGA和CPLD)的配置时间。此外,SCE本身还具有SST分离栅极闪存技术的优点,包括紧凑的区域、低电压读操作、低功耗多晶硅间(pol y-t o-pol y)擦除、源极侧通道热电子(SSCHE)注入编程机制以及超高的可靠性。

“嵌入式可编程逻辑阵列IP核”课题通过验收

由中国科学院电子学研究所牵头承担的核高基重大专项“嵌入式可编程逻辑阵列IP核”课题顺利通过验收，标志着我国在研制具有自主知识产权的高性能大规模嵌入式可编程逻辑阵列IP核能力上取得创新性突破和显著提升，是国产可编程逻辑芯片和IP核在探索市场化和产业化道路上的重要里程碑，对我国抢占集成电路新兴产业战略制高具有重要的意义。

应用可编程逻辑阵列（PLA）进行数字逻辑设计

介绍大规模集成电路可编程逻辑阵列（PLA）的原理，并举列说明应用PLA进行组合逻辑及时序逻辑设计的方法和步骤。

基于交叉增益调制的集成全光可编程逻辑阵列研究

我们提出并实验验证了基于半导体光放大器实现调制速率为40 Gbit/s的集成全光可编程逻辑阵列。利用半导体光放大器中交叉增益调制效应实现不同全光最小项,再利用半导体光放大器的开关特性实现对最小项的选择,从而实现基于最小项的不同组合逻辑功能。

光学可编程逻辑阵列

本文综述了在光学逻辑电路领域内的最新进展,并特别强调了光学可编程逻辑阵列及光电子中央处理单元的发展。在考虑多处理机系统的颗粒度的时候,会发现从常规的冯·诺意曼结构到诸如神经网络的大规模并行系统,在互连复杂性方面有一个线性的增加。以内容存取的存贮器可以被认为是并行结构。当给这样一个系统施加一个输入时,整个存贮器被同时搜索。随着井行程度和互连数目的增加,光学系统的特殊优点就表现出来。在以内容存取的存贮器中,这种互连能力的一个例子就是近来开发的光学可编程逻辑阵列,或称OPLA。