基于编译制导的复数乘法优化设计

数字信号处理芯片不能充分利用其自身提供的复数乘法指令,会造成复数乘法运算性能低下。为此,提出一种基于编译制导的复数乘法优化模块。采用传递编译制导命令,使得编译器在指令控制块中,能运用识别算法识别出与复数乘法运算相关的所有指令,并替换其中的乘法指令为单条复数乘法指令。实验结果表明,该优化模块能缩短fft_radix2和fft_radix4程序的执行时钟周期。

基于多线程归并排序算法设计

为解决传统递归方式的归并排序算法串行执行效率低的问题,使用数据依赖关系分析方法对归并排序算法进行并行性分析。通过分析发现算法本身具有并行的特征,在多核处理器下使用Open Mp编译制导语句对算法进行直接并行化处理。在数据量较大的情况下,为了使算法执行的速度更快,在多核处理器系统中设置多个线程,并将序列分成多个组,每个线程操作一组数据,最后对多个局部有序的结果进行逐一合并。实验验证结果表明,该并行化算法可使执行速度提高50%以上。