-
题名嵌入式处理器中降低Cache缺失代价设计方法研究
被引量:3
- 1
-
-
作者
黄海林
许彤
范东睿
唐志敏
-
机构
中国科学院计算技术研究所系统结构部
-
出处
《小型微型计算机系统》
CSCD
北大核心
2006年第11期2077-2081,共5页
-
基金
中国科学院知识创新工程项目高性能通用CPU芯片研制(KGCX2-109)
中国科学院知识创新重大项目高性能通用CPU芯片研制(KGCX1-SW-09)
-
文摘
以龙芯1号处理器为研究对象,探讨了嵌入式处理器中降低Cache缺失代价的设计方法.通过分析处理器的结构特征,本文实现了在关键字优先基础上一次缺失下命中的非阻塞数据Cache,可以将处理器平均性能提高3.9%.同时利用局部性原理,在关键字优先非阻塞数据Cache的基础上,本文提出了一种类非阻塞的指令Cache设计方法,可以降低指令Cache的缺失代价,以较小的实现代价进一步将处理器平均性能提高7.7%.通过本文的工作,可以同时降低指令Cache和数据Cache的缺失代价,处理器的平均性能提高了11.6%.
-
关键词
嵌入式处理器
CACHE
缺失代价
-
Keywords
embedded processor
cache
miss penalty
-
分类号
TP368.1
[自动化与计算机技术—计算机系统结构]
-
-
题名多核处理器片上可重构Cache系统及其机制设计
- 2
-
-
作者
谢憬
章裕
王琴
毛志刚
-
机构
上海交通大学电子信息与电气工程学院
-
出处
《微电子学与计算机》
CSCD
北大核心
2016年第12期1-5,共5页
-
基金
国家自然科学基金项目(61176037)
-
文摘
针对多核处理器规模化数据访存与并行线程交叉数据使用的特性,提出了一种可重构Cache的设计方案,包含其基本硬件逻辑结构和工作机制;同时提出了一种可在线动态重构Cache结构配置字生成的DCAC配置方法。实验证明,上述设计方案配合在线配置方法工作,能有效实现多核处理器系统根据不同的应用实时地配置共享Cache的组相联度,使得近处理器内核的Cache系统有效提升了命中率,在硬件开销增加4.07%的情况下,缺失代价平均下降约16.13%,从而达到了多核处理器性能优化的目标。
-
关键词
多核
可重构
CACHE
配置
缺失代价
-
Keywords
multi-core
reconfigurable
cache
configuration
miss penalty
-
分类号
TN4
[电子电信—微电子学与固体电子学]
-
-
题名基于互信息的不平衡Web文本分类方法研究
被引量:1
- 3
-
-
作者
刘忠宝
赵文娟
-
机构
中北大学计算机与控制工程学院
山西大学商务学院信息学院
-
出处
《情报科学》
CSSCI
北大核心
2015年第10期23-26,共4页
-
基金
山西省高等学校科技创新项目(2014142)
全国教育信息技术研究十二五规划课题(146241697)
"山西省哲学社会科学"十二五"规划2014年度课题
-
文摘
当前主流的Web文本分类方法无法有效解决不平衡文本分类问题。本文在经典C4.5决策树算法基础上,借鉴信息论最新研究成果,提出基于互信息的不平衡Web文本分类方法。该方法与代价信息无关,在深入分析互信息与C4.5决策树之间关系的基础上,通过最大化预测类别和真实类别之间互信息,可以为其他代价敏感学习方法提供重要参数,也可以独立运行并得到分类结果。搜狗实验室真实数据集上的实验表明所提方法的有效性。
-
关键词
互信息
不平衡Web文本
决策树
代价缺失学习
-
Keywords
mutual information
imbalanced web text
decision tree
cost-free learning
-
分类号
G254
[文化科学—图书馆学]
-