高速网络流测量及模型研究

网络流测量是网络性能分析和网络流量建模的基础。该文分析了网络流测量的方法及特点,针对高速网络流测量中的关键问题进行了研究,并在此基础上提出了高速网络流测量模型,随后对该模型各组件及相互关系进行了分析,最后通过具体实验分析了模型架构及关键技术的可行性。

高速网络流测量平台WATCH1.0处理器的结构设计

高速网络流测量平台WATCH1.0为基于流的网络行为研究提供了基本的试验条件。本文通过介绍WATCH1.0处理器的结构框架,分析处理器的性能并具体探讨可能出现的瓶颈及其对应的解决方案,进一步明确了未来的研究方向。

PeakSketch:检测网络流中的top-k流的无偏和通用草图

通过对现有Sketch结构的研究,提出一种新的Sketch结构:PeakSketch,本文将其应用于三种任务:检测top-k频繁流,检测top-k重变化流,检测top-k持久流,从理论上证明了PeakSketch可以提供无偏估计,并且给出了算法的误差界。实验结果表明,PeakSketch的各项性能优秀,在检测top-k频繁流任务中,PeakSketch的吞吐量显著提升,特别是在分配内存小于200 kB以下时,吞吐量最高提升可以达到50%,准确率最高提升一倍,PeakSketch也展现突出的性能。

改进的资源限制流抽样算法

该文分析了hardflow算法抽样率与大流抽样损失率的关系,提出两个改进算法以降低大流抽样损失率与抽样率的比值rd,并讨论了缓冲区大小、测量周期对相对误差的影响以及参数的选取。结果表明:与hardflow相比,在低抽样率(4.5%),两种改进算法的r_d比hardflow分别降低1.4和6.6,当抽样率提高至一定水平时(>11.3%),则3种算法的rd均趋于0。

自适应非线性流采样算法的硬件实现

针对自适应非线性流采样(DISCO)算法硬件实现面临的一系列挑战,设计了利于硬件处理的改进算法,采用多查找表结构和"归一化"方法进行处理,完成了正确性仿真和基于现场可编程门阵列(FPGA)平台的原型验证.实验结果表明,改进算法能够实现40 Gbit/s链路的线速每流统计,消耗FPGA上的硬件逻辑资源较少,并且平均相对误差和最大相对误差均与基准DISCO算法性能接近.