面向总线翻转编码的低能耗指令调度方法

能耗是设计嵌入式系统不可忽视的一个重要方面.针对嵌入式设备主要能耗来源之一的总线能耗,提出了一种基于总线翻转编码的低功耗指令调度方法.该方法以程序执行频度的profile信息为指导,利用数据随机性增强算法调度指令,获得适应总线翻转编码的指令序列,既减少总线翻转次数,又获得较为平衡的总线使用率,最终达到节约能耗的目的.以MiBench测试用例集为基准进行的对比实验可以看出,该方法能够有效地减少总线翻转次数.相对于未编码优化的arm-linux-gcc的指令序列,平均优化率可达到26%左右.相对于VSI+BI方法,平均优化率也能达到10%以上.

一种抑制同步开关噪声的改进总线翻转编码方法

提出了一种改进总线翻转编码方法,用于抑制高速集成电路系统中的同步开关噪声。该方法可以显著减少总线平均翻转比特位数,同时尽可能使总线相邻位保持奇模传输,有利于改善信号完整性。利用FPGA实现了提出的改进总线翻转编码模块。物理实验表明,相对总线翻转编码,该方法以功耗稍有增加的代价,可取得平均翻转数量减少15.17%、电源波动噪声减小22.34%的编码增益。

零翻转编码地址总线SoC低功耗设计

本文分析了SoC设计中大电容负载的地址总线低功耗设计方法。利用地址总线零翻转编码和解码技术,有效地减少了SoC地址总线活动,降低了SoC芯片和系统的功耗。同时,应用于实际的SoC设计中,验证了它的功能和适用范围。

利用三能级部分纠缠态的量子密集编码

量子信道为最大纠缠态的密集编码方案中,编码操作可以分为翻转操作和相位操作.存在相位编码操作是实现密集编码的关键,构造了量子信道为三能级部分纠缠态的相位密集编码算符,并给出了存在相位编码的条件.

一种存储器容错设计方法

空间辐射环境常导致存储器发生单粒子翻转,设计了一种基于Hsiao编码的EDAC电路,并通过编解码电路复用的策略来进一步减小电路面积,该电路与目前广泛应用的扩展Hamming码电路相比,面积减少了近50%,速度提高了近20%,并采用了一种新颖的方法来实现单错自动回写功能,可有效解决CPU中断行为.通过增加控制寄存器的三模冗余(TMR)设计来保证存储器操作的正确性,仿真验证了该设计的有效性和优越性.