高性能晶体振荡器及频率校准电路设计

设计了一种高性能Pierce晶体振荡器及频率校准电路。采用耗尽型NMOS管实现低功耗的1.5 V基准电压,晶体振荡电路采用基准电压供电,降低了振荡器的功耗同时提高输出频率的精度。为了进一步提高输出频率的精度,芯片内部集成熔丝修调电路,通过校正晶振负载电容,实现芯片封装后振荡电路输出频率的校准,校准范围为(-52.216 ppm,54.962 ppm),校准最大步长为3.723 ppm。增加数字方式校准电路,在具有温度检测功能的系统中,可以扩展实现计时的温度补偿功能,提高芯片的计时精度,校准范围为(-189.100 ppm,189.100 ppm),校准步长为3.050 ppm。电路在0.5μm-5 V CMOS工艺上实现。整个时钟芯片版图面积为0.842 mm×0.996 mm。

一种集成于BUCK芯片的5V低压差线性稳压器

基于BCD工艺设计了一种12 V输入5 V输出的带有片外电容的低压差线性稳压器(Low Dropout Regulator,LDO)电路,该电路主要应用于降压拓扑(BUCK)系统中,给内部模拟电路供电。该LDO使用N型场效应晶体管(NMOS)做输出管,使用密勒补偿,同时还带有温度系数调整功能。使用仿真软件进行仿真验证,仿真结果表明在100 mA负载条件下,电路具有87°的相位裕度,温度系数为2×10^(-6)/℃左右。