杂质分凝技术对肖特基势垒高度的调制

为降低金属或金属硅化物源漏与沟道的肖特基势垒高度以改善肖特基势垒源漏场效应晶体管(SBSD-MOSFET)的开关电流比(Ion/Ioff),采用硅化诱发杂质分凝技术(SIDS)调节NiSi/n-Si肖特基二极管(NiSi/n-Si SJD)的肖特基势垒高度,系统地研究了SIDS工艺条件如杂质注入剂量、注入能量和硅化物形成工艺对肖特基势垒高度调节的影响。实验结果表明,适当增加BF2杂质的注入剂量或能量均能显著提高有效电子势垒高度(φBn,eff),也即降低了有效空穴势垒高度(φBp,eff),从而减小反向偏置漏电流。同时,与传统的一步退火工艺相比,采用两步退火工艺形成NiSi也有利于提高有效电子势垒高度,减小反向漏电流。最后,提出了一种优化的调制肖特基势垒高度的SIDS工艺条件。

利用温度无关点计算AlGaN／GaN肖特基势垒高度

基于AlGaN/GaN异质结场效应晶体管(HFET)中肖特基势垒高度的有效提取对提升器件的性能和稳定性有着重要指导意义,制备了AlGaN/GaN异质结肖特基二极管,并利用光电流谱测试得到了该样品的势垒高度。此外,测试得到该样品的正向变温电流电压(I-V)曲线,发现在正向变温I-V曲线中存在一个温度无关点,低于该点时同一偏压下电流随温度的升高而增大,高于该点时同一偏压下电流随温度的升高而减小。利用温度无关点对应的电压,结合薛定谔泊松方程自洽循环迭代,计算得到AlGaN/GaN肖特基二极管的势垒高度,发现该结果与光电流谱测试的结果非常一致,从而得到一种计算AlGaN/GaN异质结肖特基二极管势垒高度的新方法。

由光子能量和内光电流更准确确定异质结的肖特基势垒高度

以建立在能量守恒定律描述异质结的内光电流与光子能量之间的关系为研究点,运用一个可调节三参数方程对这种关系进行表征,异质结的肖特基势垒高度通过内光电路光谱实验数据分析和比较获得.肖特基势垒高度能够通过参数形式比较形象地出现在三参数方程中,接着对实验结果进行最小二乘法的计算机非线性拟合处理,获得肖特基势垒高度的最理想值,并推算出表征异质结特性的重要指标.

势垒高度对SB-MOSFET特性的影响研究

在传统场效应晶体管的基础上,针对SB-MOSFET对金属功函数敏感的问题,设计了势垒高度对SB-MOSFET性能影响的实验并加以验证。实验中通过调整金属功函数、金属费米能级与半导体钉扎位置,实现势垒高度的改变。通过器件模拟和电学特性仿真,验证了势垒高度对器件转移特性的影响,并通过能带和电子浓度仿真对实验结论展开分析。实验表明,势垒高度增大,正向导通电流变小,反向泄漏电流不变,在此结论基础上进一步探讨SB-MOSFET避免离子注入等问题,有助于提高界面态质量,为MOSFET研究和大规模器件开发提供了新思路。

AlGaN肖特基势垒二极管的研制

为研制适合高温高压下工作的整流器件,利用金属有机化学气相淀积(MOCVD)技术生长的AlGaN/GaN/蓝宝石材料,采用电子束蒸发的方法,用Au和Ti/Al分别作为肖特基接触和欧姆接触的电极,制备了AlGaN肖特基二极管,并对其工艺过程和器件特性进行了研究.IV测试表明该AlGaN肖特基二极管具有明显的整流特性和较高的反向击穿电压(95V),理想因子为1.93.经300℃1min退火,该器件正、反向IV特性都得到明显改善.采用变温IV法对Au/AlGaN接触的肖特基势垒高度进行了标定,其势垒高度高达1.08eV,更适合在高压、大电流条件下工作.

III族氮化物基的肖特基势垒二极管的研制

研制了三类不同金属和III族氮化物接触的肖特基势垒二极管。测量了器件的电流 电压特性 。

由福勒公式描述异质结的电流-电压关系获得准确的热电流以得到本征肖特基势垒

为了利用热电流准确得到异质结的本征肖特基势垒高度,从能量等价吸收(转换)角度出发,将Fowler给出的描述金属光电流产额与入射光频率的关系进行变形,从而得到可能是真正刻画处于一定温度的异质结中正向电流同正向电压关系的函数。由此函数能自然地得到不为零的热电流。这样,根据理查德-杜什曼公式完全能够得到不敏感于温度的本征肖特基势垒高度。两个应用实例结果表明,该方法的计算结果高度可信。

肖特基结的制备与势垒测量

采用磁控溅射方法在Nb0.7%-SrTiO3基片上制作Au薄膜接触,并在氧气气氛下750℃退火30min,在室温环境下测量电流-电压和电容-电压等特性曲线,观测整流特性,根据相应实验数据采用饱和电流法、电容C-2与反偏电压V成线性关系计算肖特基势垒的大小.

无凹槽AlGaN/GaN肖特基势垒二极管正向电流输运机制

研究了无凹槽AlGaN/GaN肖特基势垒二极管(SBD)的正向电流输运机制。分别采用Ni/Au和TiN作为阳极金属材料制备了无凹槽AlGaN/GaN SBD,对比了两种SBD的直流特性。并通过测量器件的变温I-V特性,研究了器件的正向电流输运机制。结果表明,TiN-SBD(0.95 V@1 mA·mm^(-1))与Ni/Au-SBD(1.15 V@1 mA·mm^(-1))相比实现了更低的开启电压,从而改善了正向导通特性。研究发现两种SBD的势垒高度和理想因子都强烈依赖于环境温度,通过引入势垒高度的高斯分布模型解释了这种温度依赖性,验证了正向电流输运机制为与势垒高度不均匀分布相关的热电子发射机制。

金属/半导体肖特基接触模型研究进展

在分析理想金属/半导体肖特基接触的基础上,概述了一般情形下肖特基接触的形成机理和影响因素。金属/半导体间的界面层使得肖特基势垒高度(SBH)对功函数的依赖减弱,也导致SBH与外加偏压有关。研究证实,多种因素,如界面晶向、原子结构、化学键和结构不完整性等,都会造成SBH的空间不均匀分布。该特性在肖特基接触中普遍存在,并对基于肖特基结的器件工作有显著影响。

一种制备Au/n-Al_(0.3)Ga_(0.7)N横向肖特基二极管的方法

用MOCVD生长未掺杂n-Al0.3Ga0.7N制备了MSM结构紫外探测器,并通过电击穿MSM右边肖特基势垒而制成了横向肖特基二极管。器件在零偏电压处的背景光电流为87.3pA。从器件的室温I-V特性曲线计算出理想因子n、零偏势垒高度B0和串联电阻RS分别为1.99、0.788 eV和10.2 kΩ。器件在305 nm波长处有陡峭的截止边,300 nm峰值波长处电流响应率为0.034 A/W。

快速热退火对Co/Si_(0.85)Ge_(0.15)肖特基结电学特性的影响

用离子束溅射技术分别在SiO2和单晶Si衬底上沉积了Si1-xGex和Co薄膜。在不同温度下,对Co/Si1-xGex肖特基结进行快速热退火处理(RTA),对处理后的样品进行了表面形貌和电学测量。发现退火温度升高,样品表面粗糙度变大,理想因子也变大,但对肖特基势垒高度(SBH)的影响很小。分析认为,随着退火温度的升高,金属/半导体界面缺陷态密度的增加是造成理想因子变大的主要原因。界面态对费米能级的"钉扎"以及固相反应生成锗硅化钴与Co的功函数大致相同,是SBH基本不随温度变化的主要因素。

高Al组分AlGaN肖特基二极管研制

制备了高Al组分AlxGa1-xN肖特基二极管(x≥0.4),并且研究了该二极管在退火前后I-V特性的变化。计算了退火前后该器件的理想因子、势垒高度。退火后势垒高度由0.995 eV提高到1.1689eV,理想因子由1.699增大为1.934,器件的接触特性得到改善,在-5V时,暗电流密度减小为1.025×10-6 A/cm2。

快热退火对Co/n-Poly-SiGe肖特基结I-V-T特性的影响

采用射频磁控溅射法在n-Si(100)衬底上沉积Si1-xGex薄膜,俄歇电子谱(AES)测定Si1-xGex薄膜的Ge含量约为17%。对薄膜进行高温磷扩散掺杂,制得n-poly-Si0.83Ge0.17。在n-poly-Si0.83Ge0.17薄膜上溅射一层Co膜,制成Co/n-poly-Si0.83Ge0.17/n-Si肖特基结样品。在300～600℃范围内,对样品做快热退火。对不同退火温度下的样品做I-V-T测试。研究发现,测试温度升高,不同退火温度样品的肖特基势垒高度(SBH)的差别变小,500℃退火的样品,表观SBH最小。总体上,SBH随测试温度的升高而变大,理想因子的变化趋势则与之相反。基于SBH的不均匀分布建模,对实验结果给出了较为合理的解释。

外加偏压对未退火Co/n-poly-SiGe肖特基接触特性的影响

采用直流离子束溅射法，在n型单晶硅衬底上淀积Si1-xGex薄膜。俄歇电子谱（AEs）测得Si1-xGex薄膜的Ge含量约为0．15。对薄膜进行高温磷扩散后，经XRD测试为多晶态，即得n—poly—Si0.85Ge0.15。在n—poly—Si0.85Ge0.15上溅射一层薄的Co膜，做成Co／n—poly—Si0.85Ge0.15肖特基结样品。在90～332K范围对未退火样品做I-V-T测试。研究发现，随着外加偏压增大，表观理想因子缓慢上升，肖特基势垒高度（SBH）下降。基于SBH的不均匀分布建模，得到了二者近似为线性负相关的结论。

肖特基金属对AlGaN/GaN二极管电学特性的影响

肖特基金属影响AlGaN/GaN异质结材料的电学特性。在AlGaN/GaN异质结材料上分别制备得到铱/金(Ir/Au)、镍/金(Ni/Au)和铼/金(Re/Au)三种不同肖特基接触的二极管器件,基于电流电压(I-V)和电容电压(C-V)测试结果,计算得到了三者的沟道二维电子气(2DEG)密度。并通过薛定谔和泊松方程自洽求解计算得到了三者的肖特基接触势垒高度、导带底能带图和沟道2DEG分布情况。研究发现金属功函数越小,势垒高度反而越高,沟道2DEG密度越小,GaN侧的沟道三角形势阱变得越浅。这主要是由于金属功函数越小,电子能量越高,与AlGaN势垒层表面态的电子耦合作用越强所致。

金属/多晶锗硅肖特基接触特性的影响因素研究

用射频磁控溅射在单晶硅上沉积Si1-x Gex薄膜。溅射的SiGe薄膜样品,用俄歇电子谱(AES)测定其Ge含量,约为17%,即Si0.83Ge0.17。样品分别做高温磷、硼扩散,经XRD测试为多晶态,制得n,p-poly-Si0.83Ge0.17。在n-poly-Si0.83Ge0.17上分别溅射Ni、V、W、Cu、Pt、Ti、Al、Co膜,做成金属/n-poly-Si0.83Ge0.17肖特基结。利用I-V测试数据进行接触参数的提取,从而定量研究金属的功函数、金属膜厚以及快热退火温度对肖特基接触特性的影响。结果发现,肖特基势垒高度(SBH)与金属的功函数有微弱的正相关,Al/n,p-poly-Si0.83Ge0.17接触存在Shannon效应,金属膜厚对Co/n,p-poly-Si0.83Ge0.17接触特性有不同的影响,随快热退火温度的升高,Ni、V、W、Co、Cu、Pt、Ti、Al八种金属在n-poly-Si0.83Ge0.17上的肖特基势垒高度和理想因子未见有一致的变化规律,但存在不均匀性。

退火温度对Au/Ti/4H-SiC肖特基接触特性的影响

采用电子束蒸发法在4H-SiC表面制备了Ti/Au肖特基电极,研究了退火温度对Au/Ti/4H-SiC肖特基接触电学特性的影响。对比分析了不同退火温度下样品的电流密度-电压(J-V)和电容-电压(C-V)特性曲线,实验结果表明退火温度为500℃时Au/Ti/4H-SiC肖特基势垒高度最大,在J-V测试和C-V测试中分别达到0.933 e V和1.447 e V,且获得理想因子最小值为1.053,反向泄漏电流密度也实现了最小值1.97×10^(-8)A/cm^2,击穿电压达到最大值660 V。对退火温度为500℃的Au/Ti/4H-SiC样品进行J-V变温测试。测试结果表明,随着测试温度的升高,肖特基势垒高度不断升高而理想因子不断减小,说明肖特基接触界面仍然存在缺陷或者横向不均匀性,高温下的测试进一步证明肖特基接触界面还有很大的改善空间。

GaAsMIS肖特基结的GaAs-MgO界面层的电学性质

使用分子束外延（MBE）技术生长Be掺杂的GaAs膜层,在此基础上,制备Au/GaAs Schottky二极管.另外,在Au与GaAs之间用原子层沉积技术（ALD） 插入一层MgO绝缘层,研究不同掺杂浓度的GaAs对势垒高度及影响因子的影响,实验结果表明,Au/MgO/GaAs结构的肖特基势垒,随着掺杂浓度的升高而增大,影响因子呈现先降低后增加的趋势.

低导通压降和低反向漏电流碳化硅肖特基二极管的研究

提出了一种具有低导通压降同时具有低漏电流的碳化硅650V肖特基二极管结构,基于半导体仿真软件Silvaco,验证了其正反向的器件性能,并与目前国际最新的商业化产品进行对比。使用更低势垒高度的钼(Mo)金属作为肖特基势垒金属,显著降低器件的开启阈值电压,利用碳化硅等离子干法刻蚀技术形成深沟槽,在此基础上离子注入形成的深P+结,可以在反向阻断时较好的屏蔽肖特基金属表面的电场强度,从而降低器件的反向漏电流。双外延的引入则大大降低了P+结之间的沟道电阻,提升器件整体导通性能。