一种具有源漏辅助栅的低肖特基势垒MOSFET

为改善低肖特基势垒MOSFET器件的性能表现,提出一种具有源漏辅助栅的低肖特基势垒MOSFET。该器件采用鳍型主控栅,体硅两侧各设置一个浮栅作为辅助栅,通过最外围控制栅向浮栅冲入电荷。通过与传统低肖特基势垒场效应晶体管的输出特性曲线对比,分析所提出器件结构的性能优势;分析浮栅电荷量、氧化层厚度对器件的影响,并依此进行结构优化。经仿真分析表明,器件在工作时两侧的浮栅有助于实现更高的正向导通电流和更低的反向泄漏电流,大大降低器件的静态功耗。

环栅肖特基势垒MOSFET解析电流模型

肖特基势垒金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor FieldEffect Transistor,MOSFET)的电流一般需要通过载流子的费米狄拉克分布对能量积分来计算或自洽迭代数值计算,为降低其复杂性,本文采用若干拟合参数,考虑镜像力势垒降低效应、偶极子势垒降低效应和小尺寸下量子化效应对肖特基势垒高度的影响,给出了环栅肖特基势垒MOSFET一种新的解析电流模型。所提出的电流模型与文献报道实验数据符合较好,验证了模型的正确性,对环栅肖特基势垒MOSFET器件以及电路设计提供了一定的参考价值.

大电流金刚石功率肖特基势垒二极管

基于硼掺杂金刚石外延材料,开展了安培级大电流金刚石功率肖特基势垒二极管(SBD)的研制。为了获得高的电流导通能力和击穿电压,该器件采用了垂直结构设计,包含300μm厚的硼重掺杂金刚石衬底和2.5μm厚的轻掺杂漂移层。采用低功函数金属Ti与p型金刚石形成了良好的肖特基接触,肖特基势垒高度1.23 eV,理想因子1.54,并在肖特基电极边缘进行了硼离子注入以抑制边缘电场。研制的金刚石功率SBD正向导通电流高达1 A,反向击穿电压653 V,巴利加优值(Baliga's Figure Of Merit,BFOM)达到了20.1 MW/cm^(2)。

垂直应变对Graphene/GaN异质结肖特基势垒和光学性质的影响

半导体中金-半接触时界面处的能带弯曲形成肖特基势垒。为了获取高性能微纳电子或光子器件,必须对接触处势垒高度和接触类型进行调控。文章采用密度泛函理论研究了graphene/GaN异质结的界面行为、金-半接触类型以及光学性质。研究发现,异质结中的graphene和GaN保留了各自的本征电子性质,在界面处形成肖特基接触。通过有效调控层间距、graphene/GaN异质结中肖特基势垒以及肖特基势垒类型,可实现肖特基势垒由p型向n型转变,极大地提高光吸收强度,证实了graphene/GaN异质结中肖特基接触能进行有效调控,为设计高性能微纳电子器件提供参考。

截止频率1.2 THz的GaN肖特基二极管及其三倍频单片集成电路

通过设计不同掺杂浓度和厚度的GaN低掺杂外延层,制造了两款SiC基GaN肖特基势垒二极管(Schott⁃ky barrier diode,SBD)。结果显示在低掺杂层厚度为80 nm,掺杂浓度为8×10^(17)cm^(−3)条件下制备的GaN SBD截止频率高达1.2 THz。基于该SBD管芯制备了平衡式三倍频单片集成电路,室温下三倍频电路在305~330 GHz频段内连续波饱和输出功率大于10 mW,带内最大输出功率达25 mW,最高倍频效率达到3.3%。

氧原子吸附调控蓝磷/石墨烯异质结构的肖特基势垒

控制纳米电子器件的p型传输仍然是降低肖特基势垒的主要挑战。为了解决这个问题,采用半经验色散校正方案的第一性原理,系统研究了不同浓度的O原子吸附掺杂对蓝磷/石墨烯异质结构层间相互作用和电子性质的影响。结果表明,异质结界面内的O原子吸附可以增强界面结合。并通过改变界面内O原子吸附浓度来调节p型肖特基势垒的高度。进一步发现,通过增加界面内O原子的吸附浓度,可以降低p型肖特基势垒的高度,从而实现高效的电荷转移。最后,界面电荷的重新分布会导致费米能级的移动,而费米能级决定了肖特基势垒的高度。

基于碳纳米管-金属肖特基接触的气体低压传感技术

碳纳米管(CNT)具有独特的结构和优异的物理性能,在气体吸附的条件下,CNT-金属接触结构的电学性能会发生变化,这种变化可用于气体传感领域。采用Lift-off工艺和介电电泳沉积法(DEP)制备了基于CNT-金属肖特基结的CNT场效应管(CNT-FET)和CNT/Au电阻传感器,并在10−7~10−5 Pa的低压力环境下进行了氢气和氮气传感测试。CNT-FET和CNT/Au电阻传感器对氢气具有相似的传感效应,在测试压力区间内电流分别增长0.05μA和0.14μA。研制成果探索了低压气体传感的新途径。

阳极刻蚀提升Ga_(2)O_(3)肖特基势垒二极管击穿特性

提出了一种采用阳极刻蚀提升Ga_(2)O_(3)肖特基势垒二极管(SBD)击穿特性的新方法。基于氢化物气相外延(HVPE)法生长的Ga_(2)O_(3)材料制备了Ga_(2)O_(3)纵向SBD。在完成阳极制备后,对阳极以外的Ga_(2)O_(3)漂移区进行了不同深度的刻蚀,刻蚀完成后,在器件表面生长了SiO2介质层,随后制备了场板结构。测试结果显示,刻蚀后器件的比导通电阻小幅上升,而反向击穿电压均大幅提升。刻蚀深度为300 nm的β-Ga_(2)O_(3)SBD具有最优特性,其比导通电阻(Ron,sp)为2.5 mΩ·cm^(2),击穿电压(Vbr)为1410 V,功率品质因子(FOM)为795 MW/cm^(2)。该研究为高性能Ga_(2)O_(3)SBD的制备提供了一种新方法。

基于SiC肖特基二极管温度特性的研究

碳化硅(SiC)作为第三代宽带隙半导体材料,其因优异的物理特性而被广泛研究。针对SiC器件在高温环境下可能会因为不理想的散热导致器件失效从而引发可靠性问题,文中采用仿真的方法对铂Pt/SiC肖特基二极管器件进行了测试,并研究了该型器件在高温下的伏安特性。结果表明,Pt/SiC肖特基二极管器件在正偏的情况下,随着温度的升高,器件的电流水平会逐渐降低;器件反偏时,反向电流水平则随着温度的升高而急剧增大。同时在高温下器件的反向电流基本趋于饱和,热电子发射电流占据主导地位,且200℃时电子的迁移率仅为500 cm2/(V·s)。

高低肖特基势垒无掺杂隧道场效应晶体管研究

基于高低肖特基势垒机理提出一种无掺杂的隧道场效应晶体管HLSB-TFET。该器件只需要一个具有独立电源的栅电极且无需掺杂。在源极与中间硅区导带之间形成高肖特基势垒,用来产生隧道效应作为正向导通机制;在漏极与中间硅区导带之间形成低肖特基势垒,用于防止由热离子发射引起的空穴。所提出的HLSB-TFET对空穴具有自然的阻挡效应,不会随着漏极到源极电压的增加而显著降低。经过仿真验证,该器件的亚阈值摆幅较低,反向漏电与静态功耗均较小,体现出较高的应用优势。

基于肖特基势垒调控的低能耗有机突触晶体管

利用n型有机半导体材料N2200掺杂在p型有机半导体材料PDVT-10中形成捕获中心而能够表现出突触行为的特性,结合银金属作为源电极与有机半导体PDVT-10接触形成的金属-半导体结来引入肖特基势垒,从而使其限制有机突触器件的源漏电流,最终降低器件工作能耗。此外,器件表现出生物突触行为时的工作电流均在10-10 A量级,如兴奋性突触后电流等基础的突触行为。研究方案为构建类脑水平的神经形态计算网络提供了一种简单高效的策略。

基于肖特基势垒二极管三维电磁模型的220GHz三倍频器

采用阻性肖特基势垒二极管UMS DBES105a设计了一个太赫兹三倍频器.为了提高功率容量和倍频效率,该倍频器采用反向并联二极管对结构实现平衡式倍频.根据S参数测试曲线建立了该二极管的等效电路模型并提取了模型参数.由于在太赫兹频段二极管的封装影响到电路的场分布,将传统的二极管SPICE参数直接应用于太赫兹频段的电路设计存在一定缺陷,因此还建立了二极管的三维电磁模型.基于该模型研制出的220 GHz三倍频器最大输出功率为1.7 mW,最小倍频损耗为17.5 dB,在223.5 GHz^237 GHz输出频率范围内,倍频损耗小于22 dB.

超薄外延CoSi_2/n-Si的肖特基势垒接触特性

研究了超薄 (～ 1 0 nm) Co Si2 /Si的肖特基势垒接触特性 .Co( 3— 4nm) /Ti( 1 nm)双层金属通过快速热退火在 Si( 1 0 0 )衬底上形成超薄 Co Si2 薄膜 .X射线衍射测试表明该薄膜具有较好的外延特性 .用 I- V、C- V方法在 82— 332 K温度范围内测试了 Co Si2 /Si的肖特基势垒特性 .用弹道电子发射显微术直接测量了微区肖特基势垒高度 .测试表明 ,用 Co/Ti/Si方法形成的超薄Co Si2 /Si接触在室温时具有优良的肖特基势垒特性 ,I- V方法测得的势垒高度为 0 .59e V,其理想因子为 1 .0 1 ;在低温时 ,I- V方法测得的势垒高度随温度降低而降低 ,理想因子则升高 .采用肖特基势垒不均匀性理论 ,并假设势垒高度呈高斯分布 。

在薄硅外延片上制备高频肖特基势垒二极管

采用超高真空化学气相沉积技术 ,在 n型重掺 Si衬底上生长了轻掺的薄硅外延层 ,利用扩展电阻和原子力显微分析对外延层进行了检验 .结果表明 ,重掺 Si衬底与薄硅外延层之间的界面过渡区陡峭 ,外延层厚度在亚微米级 ,掺杂浓度为 10 1 7cm- 3.在此外延片上制备了高频肖特基二极管的原型器件 。

非对称氧掺杂对石墨烯/二硒化钼异质结肖特基势垒的调控

在纳米逻辑器件中,制造低的肖特基势垒仍然是一个巨大的挑战.本文采用密度泛函理论研究了非对称氧掺杂对石墨烯/二硒化钼异质结的结构稳定性和电学性质的影响.结果表明石墨烯与二硒化钼形成了稳定的范德瓦耳斯异质结,同时保留了各自的电学特性,并且形成了0.558 eV的n型肖特基势垒.此外,能带和态密度数据表明非对称氧掺杂可以调控石墨烯/二硒化钼异质结的肖特基接触类型和势垒高度.当氧掺杂在界面内和界面外时,随着掺杂浓度的增大,肖特基势垒高度都逐渐降低.特别地,当氧掺杂在界面外时, n型肖特基势垒高度可以降低到0.112 eV,提高了电子的注入效率.当氧掺杂在界面内时, n型肖特基接触转变为欧姆接触.平面平均电荷密度差分显示随着掺杂浓度的增大,界面电荷转移数量逐渐增多,导致费米能级向二硒化钼导带底移动,证实了随着氧掺杂浓度增大肖特基势垒逐渐降低,并由n型肖特基向欧姆接触的转变.研究结果将对基于石墨烯的范德瓦耳斯异质结肖特基势垒调控提供理论指导.

SiC肖特基势垒二极管的研制

本文报道了采用电子束热蒸发的方法用铂（Ｐｔ）做肖特基接触在ｎ 型６ＨＳｉＣ体材料上制作肖特基二极管的工艺过程和器件特性．对实验结果进行了比较分析，ＩＶ特性测量说明Ｐｔ／６ＨＳｉＣ肖特基二极管有较好的整流特性，热电子发射是其主要的输运机理，理想因子为１２３，肖特基势垒高度为１０３ｅＶ，开启电压约为０５Ｖ．

铝-金刚石界面电子特性与界面肖特基势垒的杂化密度泛函理论HSE06的研究

宽带隙半导体金刚石具有突出的电学与热学特性,近年来,基于金刚石的高频大功率器件受到广泛关注,对于金属-金刚石肖特基结而言,具有较高的击穿电压和较小的串联电阻,所以金属-金刚石这种金半结具有非常好的发展前景.本文通过第一性原理方法去研究金属铝-金刚石界面电子特性与肖特基势垒的高度.界面附近原子轨道的投影态密度的计算表明:金属诱导带隙态会在金刚石一侧产生,并且具有典型的局域化特征,同时可以发现电子电荷转移使得Fermi能级在金刚石一侧有所提升.电子电荷在界面的重新分布促使界面形成新的化学键,使得金属铝-氢化金刚石形成稳定的金半结.特别地,我们通过计算平均静电势的方法得到金属铝-氢化金刚石界面的势垒高度为1.03 eV,该值与金属诱导带隙态唯像模型计算的结果非常接近,也与实验值符合得很好.本文的研究可为金属-金刚石肖特基结二极管的研究奠定理论基础,也可为金刚石基金半结大功率器件的研究提供理论参考.

硅半导体放电加工中的肖特基势垒特性研究

金属夹具与半导体接触会形成肖特基势垒,为了研究该势垒对半导体放电加工的影响,利用二极管和电阻模型建立了等效电路.固定端和放电端形成的肖特基势垒,都可等效成二极管,在放电回路中一个处于正向偏置,另一个处于反向偏置.本文通过两端金属进电的方法,研究了肖特基势垒对放电电流的影响,理论研究发现了半导体放电伏安曲线的3个特征量:导通角、击穿点和击穿角,并通过实验方法测量伏安曲线,找到了这3个特征量的关系.击穿角由电路中的电阻决定,与肖特基势垒无关,而导通角和击穿点由肖特基势垒决定,与电阻无关.

基于阈值电压的环栅肖特基势垒NMOSFET漏源电流模型

人们以前从电流机制出发来构建环栅肖特基势垒MOSFET漏源电流模型,目前还缺乏基于阈值电压的电流模型。将掺杂漏源环栅NMOSFET漏源电流模型中的阈值电压替换成环栅肖特基势垒NMOSFET阈值电压,得到基于阈值电压的环栅肖特基势垒NMOSFET漏源电流模型。与Sentaurus TCAD仿真结果对比,发现基于阈值电压的模型比基于电流机制的有更高精度。对比两种器件的仿真结果,结果表明,在0.04V的电子本征肖特基势垒高度下,环栅肖特基势垒NMOSFET的漏源电流大于掺杂源漏环栅NMOSFET。因此,要采用电子本征肖特基势垒高度较低的金属来做环栅肖特基势垒NMOSFET的源漏。

高性能128×128元 PtSi肖特基势垒红外焦平面列阵

设计并研制成功128×128元 PtSi 肖特基势垒红外 CCD(PtSi-SBIRCCD)焦平面列阵。介绍了该器件的工作原理。阐述了器件结构和设计思想,并就器件的性能参数进行了研究。